この記事で分かること
- JOINT3とは：レゾナックなどが主導する企業連合です。AI半導体向けの新基板「パネルレベル有機インターポーザー」の材料・装置開発を目的とし、製造効率と性能向上を目指す業界横断的なプロジェクトです。
- インターポーザーが必要な理由：複数の半導体チップを効率的に接続するための中継基板です。チップ間の配線距離を縮め、高速なデータ通信と電力効率向上を実現し、複雑なシステムの小型化・高集積化に不可欠です。
- パネルサイズの利点：従来の円形ウェハーではなく、大きな四角いパネルで製造することで、コスト削減と生産効率の向上を実現します。
AI半導体向け新基板開発コンソーシアムJOINT3の設立
レゾナックや東京エレクトロンなど国内外の27社が、AI半導体向け新基板開発を目的としたコンソーシアム「JOINT3」を設立しました。この取り組みは、AIや自動運転といった次世代半導体の性能向上に不可欠な、後工程の技術開発を加速させることを目指しています。
https://www.nikkei.com/article/DGXZQOUC215BA0R20C25A8000000/
AI半導体は、膨大なデータを高速で処理するため、複数のチップを一つのパッケージにまとめて実装する2.5Dパッケージやチップレットと呼ばれる技術が主流になりつつあります。この技術において、チップ同士をつなぐ役割を果たすのがインターポーザーです。
従来のシリコンインターポーザーは、半導体の大型化に伴い、ウェハからの取り数が減少するという課題がありました。この課題を解決するため、ウェハ形状から四角いパネル形状へ変更する「パネルレベル製造プロセス」が注目されています。パネルレベル化により、インターポーザーの取り数が増え、製造コストの低減と効率化が期待されます。
JOINT3は、このパネルレベル製造プロセスに対応した有機インターポーザーの開発を通じて、次世代半導体の性能向上と普及に貢献することを目指しています。
JOINT3とは何か
JOINT3は、株式会社レゾナックが主導して設立された、次世代半導体パッケージの技術開発を目的とした企業連合（コンソーシアム）です。正式名称は「JOINT: Jisso Open Innovation Network of Tops」で、半導体製造における材料、装置、設計ツールなど、各分野のトップ企業が協力して技術開発を進めます。
主な目的と活動内容
- パネルレベル有機インターポーザーの開発加速: AIや自動運転に不可欠な次世代半導体の性能向上には、チップを接続する中間基板である「インターポーザー」の進化が不可欠です。JOINT3は、従来の円形ウェハよりも効率的な四角いパネル形状（515mm×510mm）の有機インターポーザーに焦点を当て、その製造に適した材料、装置、設計ツールの開発を加速させることを目的としています。
- 共創型評価プラットフォーム: 茨城県結城市にある「先端パネルレベルインターポーザーセンター（APLIC）」を活動拠点とし、実際にパネルレベルの試作ラインを構築します。これにより、参画企業は、自社の技術や製品を共通の環境で効率的に検証し、技術開発を協力して進めることができます。
- エコシステムの構築: 材料・装置・設計の各分野のトップ企業が連携することで、半導体製造における後工程の技術革新を推進し、新たなエコシステムやサプライチェーンを構築することを目指しています。
参画企業
2025年9月3日時点で、レゾナック、東京エレクトロン、ウシオ電機、AGC、JX金属、図研、3Mなど、国内外の半導体関連企業27社が参加しています。これらの企業は、それぞれの強みやノウハウを結集し、互いに補完し合うことで、単独では到達困難な技術領域への挑戦を目指しています。
インターポーザーが必要な理由は何か
インターポーザーは、CPUやGPUといった高性能な半導体チップと、それらが実装される最終的なパッケージ基板との間の橋渡し役として必要です。半導体の性能向上に伴い、より多くのチップを一つのパッケージに統合する2.5D・3Dパッケージが主流になっていますが、この技術にはインターポーザーが不可欠です。
インターポーザーが必要な主な理由
1. 高密度な配線の実現
チップ上の配線は非常に微細で間隔が狭い（ファインピッチ）一方、パッケージ基板の配線はそれより粗いため、直接接続することが困難です。インターポーザーは、このピッチのギャップを埋める中継基板として機能します。これにより、複数のチップを高密度に実装し、チップ間を効率的に接続することが可能になります。
2. 信号の高速化と電力効率の向上
インターポーザーを使用することで、チップ間の配線距離を大幅に短縮できます。これにより、信号の遅延（レイテンシ）を減らし、高速なデータ通信を可能にします。また、配線が短いことで電力損失も抑えられ、省エネルギー化に貢献します。
3. 異種チップの統合
AI半導体では、異なる製造プロセスや素材で作られたCPU、GPU、メモリ（HBM）などのチップを一つのパッケージに統合するヘテロジニアス（異種）インテグレーションが一般的です。インターポーザーは、これらの異なるチップ同士を効率的に接続するプラットフォームとして機能し、より複雑で高性能なシステムを単一パッケージ内で実現します。
4. 熱管理
インターポーザーはチップで発生した熱を効率的にパッケージ基板へ逃がす役割も担います。特に高性能なチップが密集するパッケージでは、熱対策が非常に重要であり、インターポーザーは信頼性を保つ上で欠かせない要素です。
インターポーザーは、複数の半導体チップを効率的に接続するための中継基板です。チップ間の配線距離を縮め、高速なデータ通信と電力効率向上を実現し、複雑なシステムの小型化・高集積化に不可欠です。
パネルレベル有機インターポーザーとは何か
パネルレベル有機インターポーザーとは、次世代半導体パッケージに用いられる中間基板の一種です。特に、AI半導体や高性能コンピューティング（HPC）向けに、複数の半導体チップを効率的に接続するために開発されています。
仕組みと特徴
インターポーザーは、半導体チップと最終的なパッケージ基板の間の「橋渡し」をする役割を担います。
- 有機材料: 有機材料（樹脂など）を使用することで、従来のシリコンインターポーザーに比べて製造コストを抑えられます。
- パネルレベル製造: 半導体製造は通常、円形のシリコンウェハー上で行われます。しかし、パネルレベル有機インターポーザーは、液晶ディスプレイの製造に用いられるような、より大きな長方形や正方形のパネル基板（パネルレベル）で製造されます。これにより、一度に多くのインターポーザーを生産でき、製造効率が大幅に向上します。
メリット
- コスト効率の向上: ウェハーからインターポーザーを切り出す際に生じる円形の端材ロスがなく、歩留まりが向上します。パネルレベル製造プロセスにより、大幅なコストダウンが期待できます。
- 高周波特性の優位性: 有機材料はシリコンよりも比誘電率が低いため、高周波信号の伝送における電気損失が少なく、高速なデータ通信に適しています。
- 熱膨張係数のミスマッチ解消: 有機インターポーザーの熱膨張係数は、パッケージ基板のそれと近いため、熱ストレスによる反りを軽減し、信頼性を高めることができます。
従来のシリコンインターポーザーは微細加工に優れますが、コストが高いという課題がありました。パネルレベル有機インターポーザーは、AIやHPCの進化に伴う半導体パッケージの大型化・複雑化に対応し、コストと性能のバランスをとるソリューションとして注目されています。
パネルレベル有機インターポーザーは、AI半導体向けに複数のチップを接続する中間基板です。従来の円形ウェハーではなく、大きな四角いパネルで製造することで、コスト削減と生産効率の向上を実現します。
なぜ、有機材料が使用できるようになったのか
有機材料が半導体インターポーザーに使用できるようになったのは、微細配線技術の進歩と、高性能な有機材料の開発によるものです。
従来、インターポーザーにはシリコンが使われていました。これは、シリコンが非常に微細な配線（数µm以下）を形成するのに適していたからです。しかし、AI半導体などの高性能化・大型化に伴い、シリコンインターポーザーは製造コストが高く、サイズにも制約があるという課題が顕在化しました。
一方で、有機材料はこれまで微細配線が難しいとされてきましたが、以下の技術革新により、実用的なレベルにまで配線技術が向上しました。
- 有機材料自体の性能向上: 耐熱性や寸法安定性、電気特性に優れたポリイミド樹脂などが開発され、微細配線に耐えうる基材が利用可能になりました。
- フォトリソグラフィー技術の応用: 半導体製造プロセスで用いられるフォトリソグラフィー技術が、有機基板上でも高精度に適用できるようになったことで、数µmレベルの微細配線が有機材料でも実現可能になりました。
これにより、コスト効率、放熱性、高周波特性に優れる有機材料の利点を活かしつつ、シリコン並みの微細加工が可能となり、パネルレベル有機インターポーザーとして実用化されるに至りました。
耐熱性や電気特性に優れたポリイミドなどの有機材料が開発され、微細な回路を形成する加工技術が向上したためです。これにより、高密度な配線が可能となり実用化されました。
シリコンにはなぜサイズの制約があるのか
シリコンウェハーのサイズには、主に製造技術とコストの制約があります。
- 製造の難易度: シリコンウェハーは、巨大な単結晶インゴット（シリコンの塊）を製造し、それを薄くスライスして作られます。インゴットが大きくなるほど、結晶構造の欠陥をなくし、均一な品質を保つことが難しくなります。また、ウェハーが大きくなるほど、輸送中や製造プロセスでの破損リスクも高まります。
- 製造装置のコスト: シリコンウェハーの製造プロセスは非常に高精度な装置を必要とします。ウェハーのサイズを大きくすると、それに合わせて製造装置（露光装置、成膜装置など）も大型化・高精度化する必要があり、開発・導入コストが膨大になります。これにより、投資に見合うだけの生産量が見込めないと判断され、450mmウェハーの開発は足踏み状態が続いています。
- 経済的な制約: 半導体チップの大型化は、1枚のウェハーから取れるチップの数が減ることを意味します。そのため、ウェハーサイズを大きくすることで生産効率を上げる必要がありますが、ウェハーサイズの大型化には莫大な費用がかかります。この費用を回収できるほどの需要と生産体制がない場合、経済的な合理性が見出せません。
これらの物理的・経済的な制約が、シリコンウェハーのサイズを決定する要因となっています。
シリコンウェハーは、巨大な単結晶インゴットから作られるため、製造過程で均一な品質を保つのが難しいです。大型化するほど製造装置のコストが跳ね上がり、破損リスクも高まるため、経済的・技術的な制約があります。
。
コメント