Athos Siliconの車載用半導体へのチップレット導入　チップレットとは何か？これまで導入されていなかった理由は何か？

この記事で分かること

Athos Siliconの車載用半導体へのチップレット導入

　Athos Silicon（アトス・シリコン）は、メルセデス・ベンツからスピンオフした半導体専門企業で、先進的なチップレットアーキテクチャを車載用半導体に導入しています。

　https://eetimes.itmedia.co.jp/ee/articles/2510/21/news066.html

　このチップレット戦略は、自動運転時代に向けた高性能で柔軟、かつ安全な車載コンピューティングプラットフォームの標準を確立することを目指しています。

Athos Siliconはどんな企業か

　Athos Silicon（アトス・シリコン）は、車載用およびロボティクス向けの高性能コンピューティング・プラットフォームを開発する半導体専門企業です。

1. 設立経緯と背景:
   • メルセデス・ベンツ・リサーチ＆ディベロップメント・ノースアメリカ（MBRDNA）の元エンジニアらが設立しました。
   • メルセデス・ベンツは、MBRDNAで開発された先進的なチップレット技術の業界への影響を最大化するため、同社の設立を支援し、重要な知的財産を提供しています。
2. 主要技術と製品:
   • 主力製品はmSoC™（Multiple Systems on Chip）プラットフォームです。
   • このプラットフォームは、チップレットと呼ばれる複数の小型チップを組み合わせて一つの高性能なシステムを構築するアーキテクチャに基づいています。
   • 機能安全（Functional Safety）を設計段階から組み込むことに焦点を当てており、リアルタイムでの自律的な動作（Autonomy）を可能にします。
3. 事業内容と強み:
   • 車載用半導体（特に自動運転コンピューティング）を主要なターゲットとしています。
   • チップレット技術により、コンピューティングリソースのモジュラーな拡張性、開発サイクルの短縮、コスト効率、電力効率を実現します。
   • メルセデス・ベンツとリファレンスデザインの協業を行っており、次世代の自動運転プラットフォームの標準を共創する役割を担っています。
4. 応用分野:
   • 自動車（自動運転、車載コンピューティング）
   • ロボティクス
   • アビオニクス（航空電子機器）

　Athos Siliconは、高性能コンピューティング分野において、特に安全性とモジュラリティを重視した次世代の半導体ソリューションを提供することで、業界の標準化を推進している企業と言えます。

チップレットアーキテクチャとは何か

　チップレットアーキテクチャとは、従来のモノリシック（一枚岩）な大規模半導体チップの機能を、それぞれ特定の役割を持つ複数の小さなチップ（チップレット）に分割し、それらを一つのパッケージ内で高密度に接続・統合して一つのチップとして機能させる設計手法のことです。

主な特徴とメリット

　チップレットアーキテクチャが近年注目されている主な理由は、従来の半導体製造が直面する課題を解決し、柔軟性と効率性を高める以下のメリットがあるためです。

1. 歩留まりの向上とコスト削減

• 歩留まりの改善: 大規模なチップを製造する際、ウェハー上の欠陥により不良品となるリスクが高まります。チップを小さく分割することで、個々のチップレットの良品率（歩留まり）が大幅に向上し、全体としての製造コストを抑えられます。
• 異種統合（ヘテロジニアス・インテグレーション）: CPUコアなど最先端の微細プロセスが必須な部分のみを最新技術で製造し、I/Oやメモリコントローラなど成熟した技術で十分な部分は既存のプロセスで製造できます。これにより、最新プロセス技術の適用範囲を絞り、全体的な製造コストを削減できます。

2. 設計の柔軟性と開発効率

• モジュラー設計: 機能ごとに最適なチップレットを選択し、レゴブロックのように組み合わせて使用できます。これにより、特定の用途や顧客の要求に合わせたカスタムチップを、設計を一からやり直すことなく迅速に開発できます。
• 開発期間の短縮: 既に信頼性が確立されたチップレット（IP: Intellectual Property）を再利用できるため、新しい大規模チップ全体の設計・検証にかかる時間を短縮できます。

3. パフォーマンスの向上

• 高密度接続: チップレット同士は、インターポーザ（中継基板）や3D積層技術といった先進的なパッケージング技術によって、超高速かつ低遅延で接続されます。これにより、モノリシックチップに近い、あるいはそれを超える性能と電力効率を実現します。

　この技術は、自動運転、AI、高性能データセンターなど、高度な演算能力とカスタマイズ性が求められる分野で特に重要な役割を果たしています。

これまで車載用半導体へのチップレット導入が無かった理由は

　車載用半導体へのチップレット導入がこれまで遅れていた主な理由は、自動車分野に特有の極めて厳しい要件と、チップレット技術側の成熟度の課題があったからです。特に重要だった要因は以下の3点です。

---

1. 厳しい信頼性（耐久性）と機能安全の要件

　自動車用半導体は、民生用やサーバー用とは比べ物にならないほど高い信頼性と長い耐用年数が求められます。

• 機能安全（ISO 26262）: 走行中に半導体が故障した場合、人命に関わる重大な事故につながるため、チップの故障を検知・隔離する厳格な安全基準（ASIL）を満たす必要があります。チップレットのように複数のチップを接続すると、チップ間の接続部分が新たな故障ポイントや潜在的なセキュリティの脆弱性になり得ます。
• 過酷な環境耐性: 自動車の車載用半導体は、高温・低温、振動、湿度といった過酷な環境下で10年以上の動作が要求されます。複数のチップを高度なパッケージング技術で接続するチップレットは、この長期的な耐久性（特に接続部分の耐久性）を保証するための検証が非常に複雑で、時間を要しました。

---

2. コストと技術的な複雑さ

　チップレット技術は最終的なコスト削減効果がありますが、導入初期には特有のコストと技術的な課題がありました。

• 先進パッケージング技術のコスト: チップレットを接続するには、インターポーザや3D積層といった高度で複雑なパッケージング技術が必要です。これらの技術は従来のモノリシック（一枚岩）チップよりも製造プロセスが複雑で、初期の製造コストが高いという課題がありました。
• 相互接続（インターコネクト）の複雑性: チップレット間の高速・低遅延な通信を実現する設計（インターコネクト）や、異なるサプライヤーのチップレットを確実に連携させる標準規格の確立に時間がかかっていました（現在はUCIeなどの標準化が進んでいます）。

---

3. 従来の設計アプローチの継続

　これまでの車載用半導体は、比較的大きなサイズでもモノリシック設計で十分な性能を提供できていました。

• 設計の確立: 従来のモノリシックSoC（System on Chip）設計は長年車載分野で実績があり、実績のある設計資産（IP）とサプライチェーンが確立されていました。新しいチップレット技術に移行するには、これらを一新する必要があり、慎重な検討が求められました。

　しかし、近年、自動運転（AD）や高度運転支援システム（ADAS）の進化により、車載コンピューティングにサーバー並みの処理能力と柔軟性が必要となり、従来のモノリシック設計では限界に達したため、Athos Siliconのような企業がチップレット導入を加速させています。

インターポーザや3D積層技術の導入による信頼性低下の例は

　インターポーザ（中継基板）や3D積層技術といった先進パッケージング技術の導入は、従来のモノリシックチップに比べて新たな信頼性の課題を生じさせる可能性があります。

　特に車載用半導体のように、極めて高い信頼性と耐久性が求められる分野では、以下のリスクへの対策が不可欠です。

---

1. 熱設計と熱応力（サーマル・ストレス）

• 熱の集中と放熱の難しさ: 3D積層では複数のチップが垂直に積み重ねられるため、熱源が密集し、熱の放散が難しくなります。これにより、特定の領域にホットスポットが発生しやすくなります。
• 熱膨張率のミスマッチ: チップレット、インターポーザ、基板など、使用される複数の材料の熱膨張率（CTE）の違いにより、温度変化（特に自動車で頻繁に起こる高温・低温のサイクル）の際に内部に応力が生じます。この応力の蓄積が、マイクロバンプやTSV（貫通電極）などの接続部分の疲労破壊（クラックや剥離）を引き起こす主要な原因となります。

2. 接続部分の故障（インターコネクト信頼性）

• エレクトロマイグレーション（EM）: 接続点（マイクロバンプやTSV）で電流密度が高くなると、大電流の流れにより金属原子が移動し、ボイド（空隙）やヒロック（突起）が発生して断線や短絡を引き起こすリスクがあります。
• サーモマイグレーション（TM）: 3D積層特有の大きな温度勾配により、原子が低温側へ移動する現象で、これもマイクロバンプなどの接続信頼性を低下させます。
• 水分と腐食: パッケージの密着性が不十分な場合、湿気の侵入や内部での結露が金属配線の腐食を引き起こす可能性があります。

3. 製造とテストの複雑化

• KGD（Known Good Die）問題: チップレットを組み立てる前に、個々のチップレットが確実に良品であることを確認する（KGD）必要があります。パッケージ後に不良が判明すると、全体のコストが無駄になるため、高度なテスト技術が不可欠です。
• TSVによる影響: 3D積層で必須のTSVは、製造プロセスにおいて周辺のトランジスタに応力を与え、その電気的特性や性能に悪影響を及ぼす可能性があります。

　これらの課題に対処するため、Athos Siliconのような企業は、熱設計の最適化、新しい低熱応力材料の使用、そして厳しい車載グレードの信頼性試験（長期間の温度サイクル試験など）を通じて、チップレットアーキテクチャの信頼性を確保しています。