半導体後工程の3次元実装：TSV　TSVとは何か？TSVの利点は何か？

この記事で分かること

半導体後工程の3次元実装：TSV

　チップの微細化による性能向上の限界が見え始めていることから、半導体製造において前工程から後工程へと性能向上開発の主戦場が移り始めています。

　複数のチップを効率的に組み合わせて性能を引き出す「後工程」の重要性が増しています。

　前回はチップの３次元実装全般に関する記事でしたが、今回が３次元実装の一種であるTSVに関する記事となります。

TSVとは何か

　TSVとは、Through-Silicon Viaの略で、半導体チップを貫通する微細な穴に配線を埋め込む技術です。これにより、複数のチップを垂直に積み重ねて直接接続することが可能になります。

---

TSVの仕組みと役割

　TSVは、半導体の製造後工程における3次元実装の鍵となる技術です。従来の配線技術であるワイヤーボンディングやフリップチップでは、チップ同士を水平方向の配線でつなぐため、配線距離が長くなり、信号遅延や消費電力が増加する課題がありました。

　TSVは、チップに垂直な「エレベーター」のような役割を果たすことで、チップ間の配線距離を大幅に短縮します。これにより、信号の高速伝送と低消費電力化が同時に実現されます。

---

主な用途とメリット

　TSVは、高性能なメモリやプロセッサ、センサーなどの3次元実装に広く使われています。特に、AIや高速コンピューティングの分野で需要が高まっているHBM（High Bandwidth Memory）には不可欠な技術です。

　TSVの導入により、以下のようなメリットがあります。

• 高性能化・高速化: 配線距離の短縮により、データ転送速度が飛躍的に向上します。
• 小型化・高集積化: チップを積み重ねることで、限られた面積に多くの機能を詰め込むことができます。
• 低消費電力化: 信号伝送に必要なエネルギーが削減されます。

どのようにTSVが形成されるのか

　TSVは、主に以下の工程を経て形成されます。

1. 穴あけ（エッチング）

　まず、DRIE（Deep Reactive-Ion Etching）と呼ばれる技術を用いて、シリコンウェーハを貫通する微細な穴を形成します。この工程は、ビアの深さと直径の比率（アスペクト比）を高く保つことが重要です。

2. 絶縁膜・バリア層の形成

　穴の内壁に、電気的な絶縁を確保するための酸化膜（SiO2）を堆積します。その後、導体材料のシリコン基板への拡散を防ぐためのバリア層（例えばチタンや窒化チタン）を形成します。

3. 導体充填

　穴の中に電気を通す導体材料（主に銅）を充填します。これには電気めっき（Electro-Chemical Deposition）が一般的に用いられます。この工程では、穴の底から上に向かって銅を均一に埋めることが求められます。

4. 平坦化・薄化

　銅を充填した後、ウェーハ表面には余分な銅が残るため、CMP（Chemical Mechanical Polishing）という研磨技術を用いて表面を平坦化します。その後、ウェーハを裏面から研磨し、ビアの底面を露出させるために薄くします。

　TSVの形成方法には、これらの工程をどの段階で行うかによって、Via-first、Via-middle、Via-lastという3つの主要なプロセスがあります。 Via-lastプロセスは、最も一般的な手法で、他の工程への影響が少ないため、多くのメーカーで採用されています。

Deep Reactive-Ion Etchingとは何か

　DRIE（Deep Reactive-Ion Etching）とは、高アスペクト比（アスペクト比とは、深さと幅の比率）の微細構造を形成するためのドライエッチング技術です。特に、半導体の製造において、深く、ほぼ垂直な穴や溝を精密に加工する際に用いられます。

---

仕組みと特徴

　DRIEは、主にボッシュプロセスという手法を用いて行われます。これは、以下の2つのステップを交互に繰り返すことで、精密な深掘りを可能にします。

1. エッチングステップ: 六フッ化硫黄（ガスなどのプラズマを用いて、シリコンを化学的にエッチングします。
2. 保護ステップ: 炭化フッ素ガスなどのプラズマを用いて、加工する側壁に保護膜を形成し、横方向のエッチング（アンダーカット）を防ぎます。

　この繰り返しにより、横方向への広がりを抑えながら垂直方向に深く掘り進めることができ、非常に高いアスペクト比を持つ構造を作り出せます。

---

応用例

　DRIEは、TSV（Through-Silicon Via）の形成に不可欠な技術であり、3次元実装の実現に大きく貢献しています。その他にも、MEMS（Micro-Electro-Mechanical Systems）や、DRAMなどの半導体デバイスの製造にも広く応用されています。

なぜ、銅めっきで穴の充填ができるのか

　銅めっきで微細な穴（ビアやトレンチ）を完全に充填できるのは、通常のめっきでは見られない特殊な「ボトムアップ成長（底上げ成長）」と呼ばれるメカニズムを利用しているからです。

　この特殊な成長は、めっき液に添加される特定の添加剤（Additive）が、穴の底と壁で異なる作用をすることによって実現されます。

穴埋めを実現する添加剤の役割

　半導体や高密度プリント基板の配線形成に使われる電気銅めっき液には、主に以下の3種類の添加剤が含まれており、これらが連携して穴を底から埋めていきます。

添加剤の分類	主な作用	役割の詳細
1. 抑制剤（Inhibitor）	析出の抑制	銅イオンの析出を遅らせる高分子（例: PEG）。穴の入り口や側壁に吸着し、めっき反応を強く抑制する。
2. 促進剤（Accelerator）	析出の促進	抑制剤の働きを打ち消し、銅の析出を加速させる硫黄系有機化合物（例: SPS）。抑制剤が薄い穴の底に優先的に吸着し、底面の銅の成長を急激に促す。
3. 平坦化剤（Leveler）	表面の平滑化	穴の入り口など表面の凸部に吸着して成長を抑制し、穴埋め完了後の表面を平らに保つ。

ボトムアップ成長のメカニズム

1. 抑制層の形成: めっき開始時、抑制剤が穴の表面や側壁、底面に吸着し、全体的に銅の析出が抑制されます。
2. 底面への促進剤の集中: 穴の内部では、促進剤が抑制剤の層を押し分け、穴の底に優先的に濃縮・吸着します。
3. 底からの急速成長: 促進剤によってめっき反応が加速された底面だけが急速に銅を析出し始めます。一方、抑制剤が強く吸着している側壁と表面の入り口の成長は遅いままです。
4. 穴の完全充填: この底面だけが隆起する「ボトムアップ成長」により、ボイド（空隙）やシーム（継ぎ目）を作ることなく、微細な穴が完全に銅で満たされます。

　この精密な化学的制御こそが、銅めっきによる高アスペクト比の穴埋めを可能にしている理由です。

TSVの市場規模はどれくらいか

　TSV（シリコン貫通電極）技術の市場規模は、AIやHPC（高性能コンピューティング）向け半導体の急成長に牽引され、大幅な拡大が見込まれています。

　調査会社によって定義や集計範囲（TSV単体、TSVを含む3D/2.5Dパッケージ全体など）が異なるため、具体的な数値には幅がありますが、いくつかの主要な市場調査の結果に基づくと、おおよそ以下の通りです。

市場分類	規模（概算）	成長率（CAGR）	備考
TSV技術市場 (単体)	2024年：約20～35億米ドル	2025～2035年の間に年率7.8%～26.12%の成長予測	市場調査会社によりCAGRの予測値に大きな幅があります。
3D TSVデバイス市場	2023年：約83億米ドル	2023年～2033年の間に年率18.4%の成長予測	イメージセンサー、メモリ、MEMSなどTSVを採用したデバイス全体。
3D/2.5Dパッケージング市場	2024年：約985億米ドル	2025年～2032年の間に年率16.7%の成長予測	TSVは2.5D/3Dパッケージングの中核技術であり、この市場の成長がTSVの需要に直結します。

市場成長の主な要因

　TSV市場が今後も大きく伸びると予測される背景には、主に以下の応用分野の需要があります。

• HBM（High Bandwidth Memory）: AIチップ（GPUなど）の性能を最大限に引き出すために不可欠であり、HBMの需要増加がTSV市場の最大の牽引役となっています。
• CMOSイメージセンサー: 高画質化と高速化のため、ロジックチップと画素チップの積層（3Dスタッキング）にTSVが不可欠です。
• 異種統合（Heterogeneous Integration）: 異なる機能を持つチップ（ロジック、メモリ、センサーなど）をTSVで垂直接続し、一つのパッケージに統合するニーズが高まっています。
• 小型化・高性能化: スマートフォンやウェアラブルデバイスなど、最終製品の小型化・高性能化の要求が継続的に存在します。