この記事で分かること
- 新棟で製造する製品：CBA技術を導入した第8世代3次元フラッシュメモリ製品の生産に対応し、AIの普及などによる中長期的なフラッシュメモリ市場の拡大に備えます。
- 第8世代3次元フラッシュメモリとは：CBA（CMOS directly Bonded to Array）技術により、制御回路とメモリセルを別々に作り高精度に貼り合わせることで、記憶密度が大幅に向上し、高性能・低消費電力を実現したフラッシュメモリです。
- CBA技術とは：制御回路とメモリセルアレイを別々のウェハで最適に製造した後、高精度に貼り合わせることで、記憶密度の向上と高性能化を両立するキオクシア独自の技術です。
キオクシアの北上工場 第2製造棟稼働開始
キオクシアの北上工場 第2製造棟が、2025年9月30日に稼働を開始しました。
https://www.kioxia.com/ja-jp/about/news/2025/20250930-1.html
AIの普及などによる中長期的なフラッシュメモリ市場の拡大に備えるため新設で、CBA技術を導入した第8世代3次元フラッシュメモリ製品の生産に対応する予定です。
第8世代3次元フラッシュメモリとは何か
キオクシアが北上工場で製造する第8世代3次元フラッシュメモリは、同社独自の3次元NAND技術である「BiCS FLASH™ (ビックスフラッシュ) 第8世代」を指します。
これは、従来の3次元NANDフラッシュメモリの技術を大幅に進歩させたもので、特に「CBA技術」の採用により、記憶容量、性能、電力効率が大きく向上しています。第8世代BiCS FLASH™の最大の特徴は、以下の技術革新です。
1. CBA (CMOS directly Bonded to Array) 技術の採用
「CMOS directly Bonded to Array（CBA）」は、メモリセルの制御を担うCMOS回路と、実際にデータを記憶するメモリセルアレイを、それぞれ別のウェハで最適なプロセス条件で製造し、その後に高精度で貼り合わせる（ボンディングする）技術です。
この技術により、以下のメリットが実現しました。
- 高性能化: CMOS回路とメモリセルアレイの製造プロセスを個別に最適化できるため、CMOS回路の動作速度が向上し、結果としてフラッシュメモリ全体の読み出し・書き込み速度が高速化されます。
- 高密度化: 従来の技術で必要だった、回路とメモリセルを接続するための領域を大幅に削減できるため、記憶密度（GB/mm$^{2}$）が大幅に向上します。第7世代から約50%の密度向上を実現しています。
- 低消費電力化: 性能が向上したことに加え、電力効率も改善され、特に書き込み時の消費電力が約30%低減しています。
2. 多層化（218層の積層）
メモリセルを垂直方向に積み上げる層数は218層に達しています。多層化は3次元NANDの大容量化の基本ですが、CBA技術を組み合わせることで、競合製品に比べて少ない層数で効率よく高密度化を実現しています。
3. 高性能化の実現
この第8世代は、特にAIやデータセンターなどの高度な用途に向けて設計されており、従来の世代に比べてデータ転送速度や処理能力が向上し、高速なNVMe™ SSDなどに採用されています。
キオクシア独自のBiCS FLASH™ 第8世代は、218層の3次元NANDです。CBA（CMOS directly Bonded to Array）技術により、制御回路とメモリセルを別々に作り高精度に貼り合わせることで、記憶密度が大幅に向上し、高性能・低消費電力を実現しています。
CBA技術とは何か
CBA（CMOS directly Bonded to Array）技術とは、キオクシアの第8世代3次元NAND「BiCS FLASH™」に導入された、2枚のウェハを高精度に貼り合わせることで、メモリの性能と密度を大幅に向上させる革新的な製造技術です。
技術の仕組み
従来のNANDフラッシュメモリでは、データを記憶するメモリセルアレイと、その制御を担うCMOS回路（周辺回路）を、1枚のシリコンウェハ上に一緒に形成していました。
CBA技術では、これを分離します。
- メモリセルアレイ（記憶部分）とCMOS回路（制御部分）を、それぞれ別のウェハで、それぞれの製造に最適な条件（温度やプロセス）を用いて作り込みます。
- その後、これら2枚のウェハを、ナノメートルレベルの高精度な位置合わせで電気的に接続しながら貼り合わせます（ボンディング）。
実現できるメリット
この分離・貼り合わせのアーキテクチャにより、以下の大きなメリットが実現します。
- 高性能化（高速化・低消費電力化）
- CMOS回路を、メモリセルを製造する際の高温プロセスから切り離せるため、CMOS回路のトランジスタ性能を最大限に高めることができ、結果としてNANDの動作速度（読み出し/書き込み）が向上します。
- 電力効率も改善し、消費電力も削減されます。
- 高密度化（大容量化）
- 従来の技術に比べ、CMOS回路とメモリセルアレイ間の配線に必要な領域が小さくなるため、チップ面積あたりの記憶密度を大幅に高めることができます（第7世代比で約50%向上）。
CBA技術は、AIやデータセンターなどで求められる大容量、高速、低消費電力の次世代ストレージを実現するための鍵となる技術です。
CBA技術は「CMOS directly Bonded to Array」の略です。制御回路とメモリセルアレイを別々のウェハで最適に製造した後、高精度に貼り合わせることで、記憶密度の向上と高性能化を両立するキオクシア独自の技術です。
どうやって貼り合わせるのか
CBA（CMOS directly Bonded to Array）技術におけるウェハの貼り合わせは、以下のようなナノメートルレベルの極めて高い精度が要求されるウェハ・ボンディング（接合）技術によって実現されます。
1. 表面の高度な平坦化（CMP）
まず、貼り合わせる2枚のウェハ（メモリセルアレイ側とCMOS回路側）の表面が、原子レベルで極めて平坦である必要があります。この平坦性を確保するために、CMP（Chemical Mechanical Polishing：化学的機械研磨）というプロセスで、ウェハ表面を精密に研磨します。
2. Cu（銅）ダイレクト・ボンディング
CBA技術では、主に銅（Cu）の直接接合プロセスが用いられます。
- それぞれのウェハ表面に、接続用のCuボンディングパッド（銅の接続端子）を形成します。
- この2枚のウェハを、非常に高い精度で位置合わせした上で密着させます。
- 初期の密着は、ウェハ表面のシリコン酸化膜間に水素結合を形成することで行われます。
- その後、アニーリング（熱処理）を行うことで、銅の熱膨張を利用してCuボンディングパッド同士を接合し、低抵抗で高信頼性のCu-Cu接合を形成します。
3. 極めて高い位置合わせ精度
貼り合わせ後の信頼性を確保するため、2枚のウェハの回路パターンが正確に重なるように、ナノメートルオーダーの極めて高い精度で位置合わせが行われます。
キオクシアによると、これは「直径1kmのウェハを、誤差1mm以下で貼り合わせるようなもの」と例えられるほどの難易度の高い技術です。貼り合わせ後のオーバーレイ精度を赤外線（IR）光を用いて測定・管理する技術なども開発されています。
このように、CBA技術は、精密な研磨・ウェハ接合・高度な位置合わせといった一連の先進技術を結集することで成立しています。
CBA技術では、制御回路とメモリセル側のウェハを、それぞれ最適に製造します。その後、ナノレベルの高精度で位置合わせし、Cu（銅）などの接合パッドを通じて直接貼り合わせる（ボンディング）ことで電気的に接続します。
銅の熱膨張で接合出来る理由は何か
銅の熱膨張は、CBA技術で利用されるCu-Cuダイレクト・ボンディング（銅直接接合）において、接合を「完成」させ、接合強度を高めるために重要な役割を果たします。
これは、銅（Cu）の熱膨張率が、ウェハの主材料であるシリコン（Si）の熱膨張率よりも高いためです。
銅の熱膨張が接合に果たす役割
接合のプロセスは、主に以下の流れで進みます。
- 密着（初期接合）:まず、平坦化されたウェハ表面（誘電体膜とCuパッド）を、ナノレベルで高精度に位置合わせし、圧力をかけて接触させます。この段階で、誘電体膜同士は分子接合（主に水酸基などによる水素結合）によって初期的に密着します。
- 熱処理（アニーリング）の実施:密着させた後、ウェハ全体を高温で熱処理（アニーリング）します。
- 銅の膨張と接合の完成:
- 熱が加わると、Cuパッドはシリコン基板よりも大きく熱膨張します。
- この膨張により、ウェハ間のごくわずかな隙間が埋まり、対向するCuパッド同士が強く押し付けられます。
- 強い圧力がかかった状態で高温にさらされることで、Cuパッドの原子レベルでの拡散が促進され、Cu原子が互いのパッドに移動し、金属結合が形成され、接合が完了します。
銅の熱膨張は、単にサイズを大きくするだけでなく、原子同士の結合に必要な「物理的な圧力」と、「原子の拡散」を促進する環境を作り出すという点で不可欠な役割を担っています。
熱膨張率が高い銅が、熱処理時にシリコン基板より大きく膨張します。この膨張で対向するパッド同士が強く圧着され、高温下での原子拡散が促進されることで、金属結合が形成され接合が完了します。
Cuボンディングパッドはどうやって形成されるのか
CBA技術でウェハ接合に使用されるCuボンディングパッドは、従来の多層配線と同じく、主にダマシンプロセスとそれに続くCMP（化学的機械研磨）という高度な半導体製造技術によって形成されます。
1. ダマシンプロセスによるCu埋め込み
Cu（銅）は、従来のアルミニウム配線のようにエッチングでパターン加工することが困難です。そのため、「埋め込み」によってパッドを形成します。
- 溝（トレンチ）の形成: まず、ウェハの表面に形成された絶縁膜（二酸化ケイ素など）に、Cuボンディングパッドや配線となるべき溝（トレンチ）をエッチングで精密に掘り込みます。
- バリアメタルとシード層の形成: 銅原子がシリコン（Si）基板に拡散するのを防ぐため、溝の内側にバリアメタル（例：タンタル(Ta)など）の薄膜を形成します。その上に、銅を堆積させるためのシード層をスパッタリングなどの手法で形成します。
- 電気めっきによるCuの充填: ウェハ全体を銅イオンを含む溶液に浸し、電気めっきによって溝全体を銅で過剰に埋め尽くします。
2. CMPによる平坦化とパッドの露出
銅で溝を埋めた後、ウェハ表面は凹凸が激しい状態になります。接合を成功させるためには、パッド表面を極限まで平坦にする必要があります。
- CMP（化学的機械研磨）: ウェハ表面に化学液（スラリー）と砥粒を供給しながら、研磨パッドで機械的に擦り（研磨し）ます。
- 化学作用で不要な銅の表面を軟化させ、機械作用でそれを除去することで、絶縁膜の表面まで平坦に削り落とします。
- これにより、溝の中の銅だけが残り、極めて平坦なCuボンディングパッドが露出した状態となります。
この結果、パッドはナノメートルレベルの平坦度を持ち、接合に必要なクリーンで平滑な表面が確保されます。
ダマシンプロセスで絶縁膜に溝を掘り、バリア層を形成後に電気めっきで銅を充填します。その後、CMP（化学的機械研磨）により不要な銅を除去し、表面をナノレベルで平坦化して高精度なパッドを完成させます。
コメント