ニコンの先端半導体向けアライメントステーション　アライメントステーションとは何か？歪みの測定方法は？

この記事で分かること

ニコンの先端半導体向けアライメントステーション

　ニコンが、先端半導体の計測装置、特にウェハ積層（Wafer to Waferボンディング）に伴う需要増に対応するため、新しいアライメントステーション「Litho Booster 1000」の開発を進めています。

　https://www.nikkei.com/article/DGXZRSP700625_R11C25A2000000/

　ニコンは、長年培ってきた半導体露光装置の精密技術を応用し、この先端的な計測ニーズに対応することで、半導体産業の進化を支えようとしています。

アライメントステーションとは何か

　アライメントステーションは、半導体製造工程における「測量士」と「司令塔」のような役割を担う非常に重要な装置です。

　特に、露光工程（フォトリソグラフィ）の精度を飛躍的に向上させるために使われます。

アライメントステーションの役割と機能

　アライメントステーションの主な役割は、ウェハを露光装置（ステッパーやスキャナー）で処理する直前に、ウェハの状態を高速かつ高精度に計測し、その補正データを露光装置に送ることです。

1. 高速・高精度な計測

• 計測対象: ウェハに生じた「歪み」や「ずれ」、特にパターンの基準点となるグリッド（格子状の基準線）の歪みの絶対値を計測します。
• 歪みの原因: 半導体の製造プロセスでは、熱処理や化学処理、薄膜の堆積などでウェハがごくわずかに変形（歪み）します。この歪みはウェハごと、ショット（露光単位）ごとに異なります。

2. フィードフォワード補正

• 司令塔の役割: 計測で得られたウェハの歪みデータを、露光装置にフィードフォワード（事前補正）として送ります。
• 精度の向上: 露光装置は、この補正値を受け取ることで、本来露光すべき位置からウェハがどれだけずれているかを事前に知り、レンズやステージ（載置台）を精密に動かして補正してから露光を行います。

3. スループットと歩留まりの向上

• 生産性の維持: 従来、露光装置自体が計測と露光をすべて行っていましたが、計測に時間がかかると装置の生産性（スループット）が低下します。アライメントステーションを独立した装置として活用することで、露光装置は露光作業に専念でき、生産性を落とさずに全ウェハ・全ショットで高精度な補正が可能になります。
• 歩留まりへの貢献: 上下の層のパターンが正確に重なることで、回路の接続不良を防ぎ、製品の歩留まり（良品率）を大幅に向上させることができます。

---

なぜ「先端半導体」で重要性が増すのか

　特にウェハ積層（3D半導体）の技術が進化するにつれて、アライメントステーションの重要性が高まっています。

項目	従来の半導体	先端/3D積層半導体
構造	平面的な回路形成	上下に複数のウェハを貼り合わせる
歪み	比較的予測・補正しやすい	貼り合わせや多層化で歪みが複雑化・深刻化
要求精度	高精度	ナノメートル（nm）レベルの極超高精度が必須
計測の必要性	一部のサンプル計測で対応可能	全ウェハ、全ショットでの精密計測が必要

　ニコンの「Litho Booster 1000」は、この複雑化する歪みに対応し、ウェハ積層などの最先端プロセスにおける高い重ね合わせ精度を実現するために開発されているのです。

どのように歪みの絶対値を計測しているのか

　アライメントステーションがウェハの「歪みの絶対値」を計測する基本的な原理は、ニコンが半導体露光装置（ステッパーやスキャナー）で長年培ってきた精密な光学・計測技術に基づいています。

　ニコンの「Litho Booster」などのアライメントステーションは、主にアライメントマークと呼ばれる基準パターンを利用した光学的計測によって歪みを捉えます。

1. グリッド歪み計測の仕組み

　半導体ウェハには、露光装置が位置合わせを行うための微細なアライメントマーク（指標）が、チップの設計グリッド（格子）に沿って配置されています。

① 基準グリッドの設定

　まず、ウェハを載せるステージ（台）や、計測装置自体に、極めて精度の高い「絶対的な基準となるグリッド（格子）」が設定されています。これは、装置のレーザー干渉計などの高精度な位置計測システムによって保証されます。

② アライメントマークの検出

　アライメントステーションは、高感度なアライメントスコープ（光学センサー）や新光源などを使用して、ウェハ上に形成された全てのアライメントマークの「実際の物理的な位置」を測定します。

③ 歪み（グリッドエラー）の算出

• 絶対値の計測: 装置の「絶対的な基準グリッド」に対して、ウェハ上の「実際のアライメントマークの位置」が、X軸・Y軸のそれぞれでどの程度ずれているかを計算します。
• 歪み（エラー） = （マークの実測位置）- （マークの設計上の理想位置）

　この計測をウェハ上の多点（非常に多くのポイント）で高速に行うことで、ウェハ全体がどの方向に、どれだけの大きさで、どのように複雑に歪んでいるかを示す「グリッド歪みのマップ」を作成します。

2. 精度の向上を支える技術

　ニコンの「Litho Booster」などの最新機種では、特に以下の技術で精度と汎用性を高めています。

• 多画素センサー（エリアセンサー）: 従来のセンサーよりも広範囲を一度に捉え、ノイズを抑えながら高精度なマーク検出を可能にします。
• 多波長対応: さまざまな膜構造を持つウェハでも、最適な波長を選んで計測できるよう、幅広い波長域の光源に対応しています。
• フィードフォワード補正: 計測された歪みマップは、ウェハを露光装置に送る前に計算処理され、露光装置に対して「このウェハのこの位置では、これだけレンズやステージを補正せよ」という指示データとして送られます（グリッド・フィードフォワード）。

　この独立した高精度な計測プロセスにより、露光装置は計測に時間を割くことなく、受け取った補正データに基づいて露光位置を瞬時に修正できるため、歩留まりを向上させながら生産性も維持できるのです。

---

ウェハ積層を行う理由は何か

　ウェハ積層（Wafer to Wafer Bonding）を行う理由は、主に「ムーアの法則の限界」に対処し、半導体の高性能化、小型化、低消費電力化を同時に実現するためです。

これは、チップを平面上に微細化する従来の技術（2Dスケーリング）だけでは、性能向上が難しくなってきたことへの、垂直方向の進化という回答です。

---

ウェハ積層の主な理由（3つのメリット）

ウェハ積層（3D積層技術）の導入により、以下の3つの大きなメリットが得られます。

1. 高密度化と小型化（集積度の向上）

• 垂直方向の空間活用: チップを縦に積み重ねることで、基板上の同じ面積内に、より多くのトランジスタや回路を組み込むことができます。
• 製品の小型化: これにより、スマートフォンやウェアラブルデバイスなどの限られたスペースにおいて、高機能なチップを搭載することが可能になります。
• ムーアの法則の延命: 平面的な微細化が物理的・コスト的に限界に近づく中で、垂直に集積度を高めることで、実質的なトランジスタ密度を向上させます。

2. 高性能化（処理速度の向上）

• 配線距離の短縮: 従来の平面配置では、異なるチップ間の通信は長い配線を経由する必要がありました。積層技術では、TSV（シリコン貫通ビア）などを使い、チップ間を垂直に非常に短い距離で接続できます。
• 信号遅延の抑制: 配線が短くなることで、電気信号の伝達時間が大幅に短縮され、データ処理速度が劇的に向上します。高速なデータ転送が求められるAIやデータセンター分野で特に重要です。

3. 低消費電力化（エネルギー効率の最適化）

• エネルギー損失の低減: 信号の伝達距離が短くなると、抵抗や静電容量によるエネルギー損失（熱として失われる電力）が減少します。
• 省電力化: これにより、チップ全体の消費電力が削減され、モバイル機器のバッテリー持続時間の延長や、データセンターの運用コスト削減に貢献します。

補足：ヘテロジニアス・インテグレーション（異種積層）

　ウェハ積層は、異なる機能を持つ回路（例：ロジックチップ、メモリチップ、センサー）を、それぞれの製造に最適なプロセスで作成してから、後で高精度に貼り合わせる「ヘテロジニアス・インテグレーション（異種集積）」を可能にします。これにより、システム全体の性能とコスト効率を最適化できます。