この記事で分かること
・インテル不調の要因：インテルは「技術的な遅れ」「競争の激化」「戦略ミス」により、不調に陥っています。特に10nm開発時の遅れでTSMCとAMDに市場を奪われたことが大きな要因です。
・垂直統合企業とは：開発、設計から製造まで行う半導体メーカーを垂直統合と呼びます、他の業態として製造を委託するファブレス、製造に特化したファウンダリーなどがあります。
・垂直統合企業の利点：設計・製造の統合による最適化、供給リスクの低減、コスト管理の柔軟性での利点があります。
インテルの技術第一での再建
インテルの新しいCEOであるリップブー・タン氏は、同社の再建に向けて「技術第一」への回帰を強調したことがニュースになっています。
https://www.nikkei.com/article/DGXZQOGN3155U0R30C25A3000000/
彼は、イノベーションを促進するために企業文化の変革を推進し、エンジニアにより多くの創造的自由を与えることを目指しています。
なぜインテルは不調に陥っているのか
インテルが不調に陥っている理由はいくつかあります。
1. 製造プロセスの遅れ
インテルは長年、半導体の微細化（例: 10nm、7nmプロセス）で競争優位性を持っていました。しかし、10nmプロセスの開発が大幅に遅れ、その間にTSMCやサムスンが7nm、5nmプロセスの量産を成功させ、インテルは技術的なリーダーシップを失いました。
2. 競争の激化
特にAMDやエヌビディア（NVIDIA）の躍進が大きな打撃になっています。
- AMDはTSMCの先進的なプロセスを利用し、ZenアーキテクチャのRyzenやEPYCで高性能かつ省電力なCPUを提供。データセンター市場でもインテルを圧倒。
- NVIDIAはAI・HPC向けのGPUで市場を支配。インテルもGPU事業を強化したが、競争力を確保できていない。
3. Appleの独自チップ採用
AppleはMacのCPUをインテルから自社開発のM1/M2/M3チップに変更。これはインテルのx86プロセッサ市場にとって大きな痛手であり、技術的にも「Armアーキテクチャの優位性」が注目されるきっかけとなった。
4. データセンター市場でのシェア低下
クラウドサービス（AWS、Google Cloud、Microsoft Azure）は、インテル製CPUの代わりにAMDのEPYCやArmベースのチップ（AWS Gravitonなど）を採用。これにより、データセンター向けCPU市場でのインテルのシェアが急落。
5. 経営戦略の問題
- 以前の経営陣（特にボブ・スワンCEO時代）は「技術よりも財務重視」の姿勢だったと批判されている。
- 製造工程を内製にこだわりすぎた結果、TSMCのようなファウンドリーとの連携が遅れた。
- 競争相手よりも製品開発スピードが遅くなり、市場のニーズに応えられなかった。
6. 半導体市場の変動
AIブームが起こるも、インテルのAI向け半導体はエヌビディアのH100に比べて大きく出遅れている。
2020年～2021年は半導体不足で需要が高かったが、2022年以降は景気減速やPC市場の縮小により売上が落ち込んだ。
インテルは「技術的な遅れ」「競争の激化」「戦略ミス」により、不調に陥っています。
10nmで開発が遅れた理由はどう考えられているのか
インテルの10nmプロセスの開発遅延には、以下のような要因が絡んでいます。
1. 技術的な困難
10nmプロセスでは、微細化に伴う製造上の課題が大きな問題になりました。
- インテルは、「密度を最優先」する設計方針をとり、他社（TSMCやサムスン）よりもトランジスタ密度を高くすることにこだわりました。その結果、製造の難易度が非常に高くなり、量産が進まなかった。
- 特に、多重露光技術（multi-patterning）の適用が難航し、チップの歩留まり（良品率）が低すぎた。
- TSMCやサムスンは10nmプロセスの開発時に比較的シンプルな設計を採用したのに対し、インテルは一気に高密度化しすぎたため、量産の最適化に時間がかかった。
2. 製造プロセスの過渡期
- 10nmプロセスの開発中に、次世代のEUV（極端紫外線リソグラフィー）技術の導入が進んでいました。
- インテルはEUVを10nm世代には使わず、従来の193nm液浸露光を使い続ける方針をとったが、その結果、複雑な多重露光が必要になり、製造が困難になった。
- 一方で、TSMCやサムスンは10nm世代を短期間で通過し、7nm世代でEUVを採用する方針をとり、結果的に優位に立った。
3. 経営判断のミス
- インテルの10nmプロセスは当初2016年に量産開始予定だったが、実際には2019年まで遅延。
- これは、当時の経営陣が過剰な楽観的見通しを持っていたことが一因とされる。
- 技術的な問題を軽視し、十分なバックアッププランを用意しなかったため、問題が発覚してからの対応が遅れた。
4. TSMCとの比較
- TSMCは10nmを短期間で通過し、7nmを早期に量産開始。
- 一方、インテルは「10nmにこだわりすぎて時間を浪費」し、その間に競争力を失った。
インテルの10nm開発の失敗は、技術的な難易度の過信、経営判断ミス、EUVの導入遅れが絡み合った結果と考えられています。
結果的に10nmプロセスの問題で苦しんでいる間に、TSMCとAMDに市場を奪われた形となりました。
垂直統合企業の利点はあるのか
Interのように開発、設計から製造まで行う半導体メーカーを垂直統合、製造を委託する企業はファブレス、製造に特化した企業はファウンダリーと呼ばれます。
垂直統合（IDM：Integrated Device Manufacturer）企業には、TSMCやGlobalFoundriesのような純粋なファウンドリー企業と比較していくつかの利点があります。
1. 設計と製造の最適化が可能
- 設計（EDAツール・IP開発）と製造（プロセス技術）の連携がスムーズ
- 例: インテルは、自社のx86 CPUアーキテクチャに最適化した製造プロセスを開発可能
- ファウンドリー企業は「汎用的な製造プロセス」を設計する必要があるため、顧客ごとに最適化しにくい
- プロセス開発と製品開発を同時に進められる
- 例: サムスンは、自社のExynos SoCをファウンドリーでテストしながら、プロセス技術の改善が可能
- ファウンドリーはまず「製造技術を完成させた後」に顧客が製品設計を行うため、時間差が生じる
2. 供給リスクの低減（安定した生産）
- 製造キャパシティを自社で管理できる
- 例: インテルは自社製品（Core iシリーズ、Xeon）を自社工場で優先的に生産可能
- ファウンドリーは、多くの顧客の注文を同時に受けるため、供給が制約されるリスクがある
- 地政学リスクをコントロールしやすい
- 例: インテルは米国内（アリゾナ州、オハイオ州など）に工場を持ち、中国・台湾のリスクを分散できる
- TSMCのようなファウンドリーは、台湾に強く依存しており、地政学リスクが高い
3. コスト競争力（内部コスト管理が可能）
- 自社製品の製造コストを調整しやすい
- 例: サムスンはメモリとロジック半導体を両方持つため、一括生産でスケールメリットを活かせる
- ファウンドリーの場合、顧客ごとに異なるチップを製造するため、量産効果を最大化しにくい
- ファウンドリーの利益マージンを省ける
- 例: インテルがTSMCを使う場合、「TSMCの利益」も上乗せされるが、自社製造ならその分を削減できる
- ファウンドリーの利益率は通常40～50%で、TSMCの最新プロセスは製造コストが高い
4. 短期的な技術優位性を確保しやすい
- 新技術をいち早く製品に適用できる
- 例: インテルが「RibbonFET（GAA）やPowerVia（裏面電源技術）」を独自開発し、自社CPUに適用可能
- ファウンドリー企業は、多くの顧客が対応できる技術を開発するため、導入までに時間がかかる
- カスタム技術の採用が可能
- 例: IBM（Powerプロセッサ）は、特定用途向けに最適化された製造プロセスを自社で開発できる
- ファウンドリーでは、他の顧客と同じプロセスを使う必要があり、カスタム化しにくい
垂直統合型の企業は設計・製造の統合による最適化、供給リスクの低減、コスト管理の柔軟性で優位性があるが、ファウンドリー企業に比べると大量生産の効率は劣ることもあります。
コメント