2.5次元実装の基板と比誘電率　比誘電率とは何か？なぜシリコンの比誘電率は高いのか？

この記事で分かること

2.5次元実装の基板と比誘電率

　チップの微細化による性能向上の限界が見え始めていることから、半導体製造において前工程から後工程へと性能向上開発の主戦場が移り始めています。

　複数のチップを効率的に組み合わせて性能を引き出す「後工程」の重要性が増しています。

　前回は有機インターポーザーの再配線層に関する記事でしたが、今回は2.5次元実装の基板に必要な物性に特に、比誘電率に関する記事となります。

2.5次元実装の基板に必要な物性は何か

　2.5次元実装（2.5D integration）の基板（インターポーザや高性能パッケージ基板）に求められる物性は、主に高密度な配線と高性能な信号伝送を実現し、かつ信頼性を確保するためのものです。必須となる主要な物性は、以下の4つのカテゴリーに分けられます。

---

1. 電気的特性 (Electrical Properties)

高速・大容量のデータ通信を支える最も重要な特性です。

物性	要件	理由
低比誘電率 (Dk)	低い (3.0以下が望ましい)	絶縁層の誘電率が低いほど、配線間の静電容量が減少し、信号遅延（ディレイ）と消費電力を抑え、信号速度を向上させます。
低誘電正接 (Df/ 誘電損失)	低い	高周波信号のエネルギー損失（伝送損失）を最小限に抑え、信号品質（シグナル・インテグリティ）を確保します。
低い抵抗率	配線材（Cu）の抵抗が低い	配線抵抗を減らし、信号減衰を防ぐとともに、大電流の電力供給（PDN）における損失と発熱を抑えます。

---

2. 熱的特性 (Thermal Properties)

　複数の高性能チップレットを高密度に集積するため、発生する熱を効率的に処理する必要があります。

物性	要件	理由
高い熱伝導率	高い	チップレットから発生した熱を、基板を通してパッケージ全体やヒートシンクへ効率よく逃がし、熱暴走を防ぎます。
低い熱膨張係数 (CTE)	チップ（シリコン）に近い値	シリコンチップとの熱膨張の差（ミスマッチ）が大きいと、温度変化（電源ON/OFFなど）の際に応力が発生し、マイクロバンプや配線にクラックが入るなど信頼性を著しく損ないます。

---

3. 機械的特性 (Mechanical Properties)

　微細構造の安定性と製造時の加工精度を保つための特性です。

物性	要件	理由
高い寸法安定性	高い	RDLの微細な配線パターンを正確に形成するために、製造プロセス中の熱や化学処理による変形（反りなど）を最小限に抑える必要があります。
高い機械的強度	高い	大面積化が進む中で、パッケージング工程やチップ実装時、動作中の外部応力に耐え、クラックや破壊を防ぎます。
平坦性	極めて高い	マイクロバンプによるチップの接続（ボンディング）は高い精度が要求されるため、基板の表面が極めて平坦である必要があります。

---

4. 加工特性 (Processability)

　製造の実現可能性とコストに関わる特性です。

物性	要件	理由
微細加工性	高い	RDLの配線や、TSV（シリコンインターポーザの場合）の微細なビア（穴）を、高いアスペクト比で正確に形成できることが不可欠です。
低温硬化性	低温で硬化可能	有機材料の場合、チップや他の部品に熱ストレスを与えずに、低温で絶縁層の硬化や積層を行うことが望まれます。

低比誘電率とは何か

　低比誘電率（Low Dielectric Constant:Low-k）とは、絶縁材料が電気エネルギーを蓄える能力が低いことを示します。

　比誘電率 は、真空の誘電率を基準（1.0）として、ある物質がどの程度電気的な分極を起こしやすく、電気エネルギーを蓄積しやすいかを示す値です。

• 比誘電率が高い→電気エネルギーを蓄えやすい（静電容量が大きい）。コンデンサの材料などに適しています。
• 比誘電率が低い →電気エネルギーを蓄えにくい（静電容量が小さい）。高速信号を扱う回路の絶縁層に適しています。

なぜ低比誘電率が必要なのか（メリット）

　集積回路や高性能基板の絶縁層において、比誘電率を低くすることは、以下の理由から極めて重要です。

1. 信号遅延の低減と高速化

　電気信号の伝わる速さは、絶縁材料の比誘電率に反比例します。比誘電率が低いほど信号の伝搬速度が速くなり、回路全体の信号遅延（ディレイ）を短縮できます。

2. 電力消費の低減とクロストークの抑制

　配線間に存在する寄生容量（意図しないコンデンサ成分）は、静電容量 Cが絶縁層の比誘電率 に比例します。

• 静電容量の減少: 低誘電率の材料を使用することで、配線間の静電容量（キャパシタンス）が低下します。
• 消費電力の削減: 静電容量が減ると、信号を充放電するために必要なエネルギーが減るため、消費電力が低減します。
• クロストークの抑制: 配線間の電気的な結合が弱くなり、隣接する配線への信号干渉（クロストーク）を防ぎ、信号品質（シグナル・インテグリティ）を向上させます。

　これらの理由から、特に2.5次元実装のインターポーザのような高密度・高速通信が要求される分野では、ポリイミド（PI）やベンゾシクロブテン（BCB）などの低比誘電率の有機材料が積極的に採用されています。

ガラス、有機材、シリコンそれぞれの低比誘電率は

　インターポーザや高性能基板の材料として使用される場合の、各材料の一般的な比誘電率 の目安は以下の通りです。

　ただし、「低比誘電率」は、その材料の絶縁層（RDL）部分の物性値を指す場合が多いです。

インターポーザの基板材料	比誘電率 (εr​) の目安	特徴と用途
シリコン（Si）	約 11.7～12 (基板材)	シリコン自体は高い比誘電率を持つ半導体です。このため、Siインターポーザの信号伝送は主に微細な配線密度に依存します。RDLの絶縁層にはSiO2（約 3.9）などが使われます。
有機材（有機ポリマー）	約 2.5～4.5 (RDL絶縁層)	ポリイミド（PI）やBCBなどが主流です。特にk値が低い材料（Low-k）選定することで、信号損失や遅延を抑えます。
ガラス	約 3.5 ～5.0(基板材)	絶縁体に分類され、一般的に有機材よりは高いものの、シリコンよりは低く、低損失が期待されます。また、熱膨張係数がシリコンに近いという大きな利点があります。

---

1. シリコン (Si)

　シリコンは半導体であり、比誘電率は約 11.7と比較的高い値です。シリコンインターポーザが高い性能を発揮するのは、基材のk値が低いからではなく、半導体プロセスによる極めて微細な配線（RDL）と貫通電極（TSV）の密度のおかげです。SiインターポーザのRDL絶縁層には、シリコン酸化膜 (SiO2）が使われ、そのk値は約 3.9です。

2. 有機材 (Organic)

　有機インターポーザや高性能パッケージ基板（FC-BGAなど）のRDL絶縁層には、ポリイミドやBCBなどの有機ポリマーが使用されます。これらの材料は、シリコンや一般的なガラス繊維入り基板（FR-4：約 4.3 ～5.0）よりもk値が低く、高速化に有利です。

3. ガラス (Glass)

　ガラスインターポーザ（GIP）は、優れた平坦性と低い熱膨張係数（CTE）を持ち、電気的にはシリコンと有機材の中間の位置づけです。比較的低めのk値（高性能な無アルカリガラスで約 3.5 ～4.5）を有するため、次世代のインターポーザとして研究開発が進んでいます。

シリコンの比誘電率が高い理由は何か

　シリコン の比誘電率が約 11.7と高い主な理由は、その結晶構造と原子間の結合様式に由来します。

1. ダイヤモンド型結晶構造: シリコン原子は、互いに4つの共有結合で結びつき、安定したダイヤモンド型の結晶構造（テトラヘドラル構造）を形成しています。
2. 電子の分極のしやすさ: シリコン原子間の共有結合は、外部から電界が加わると、結合に関わる電子が比較的大きく、かつ容易に移動（分極）します。
3. 分極の度合い: 誘電率は、材料が電界によって電荷をどれだけ強く分離・蓄積できるか（分極の度合い）を示す指標です。シリコンの共有結合による大きな電子分極の能力が、真空（1.0）や多くの有機絶縁材料と比べて、高い比誘電率 を示します。

　シリコンの原子は電界に対して反応しやすく、より多くの電気エネルギーを蓄える性質を持っているため、比誘電率が高くなります。

---

補足：絶縁層との違い

　シリコンインターポーザで使われるRDL絶縁層は、シリコン自体ではなくシリコン酸化膜 (SiO2)や有機材が使われ、これらはシリコンよりも低い比誘電率を持ちます。これは、Si基板の高い比誘電率による電気損失を相殺し、信号の高速伝送を可能にするためです。