TOPPANホールディングスの次世代半導体パッケージ量産体制構築　次世代半導体パッケージとは何か？

この記事で分かること

TOPPANホールディングスの次世代半導体パッケージ量産体制構築

　TOPPANホールディングス（HD）が石川県内の工場に400億円を投じ、次世代半導体パッケージの量産体制を構築すると報道されています。

　この取り組みは、TOPPANがエレクトロニクス分野で成長を加速させ、次世代半導体市場における競争力を高めることを目的としています。

次世代半導体パッケージとは何か

　「次世代半導体パッケージ」とは、従来の半導体の性能向上を担ってきた「回路の微細化」の限界が見え始める中で、複数のチップや異なる素子を一つのパッケージ内で高密度に接続・集積し、性能と効率を飛躍的に高めるための新しい技術と構造の総称です。

　これは、AI、データセンター、高速通信（5G/6G）などの発展に不可欠な、半導体技術の新たな主軸として位置づけられています。

---

次世代パッケージ技術の主要な柱

　次世代パッケージング技術は、主に「チップレット技術」と「高密度な立体実装技術」という2つの大きな流れで構成されています。

1. チップレット技術 (Chiplet Technology)

　従来の半導体は、すべての機能を一つの巨大なチップ（モノリシックチップ）に集積していましたが、回路が大きくなるほど不良品（欠陥）が発生しやすくなり、製造コストが急激に跳ね上がるという問題がありました。

• 定義: 大規模な回路を、機能ごとに分割した複数の小さなチップ（チップレット）として個別に製造し、それらを後工程で一つのパッケージ基板上で結合して、あたかも一つの高性能なチップのように機能させる技術です。
• メリット:
  • 歩留まり（良品率）の向上: 小さなチップレットの方が製造時の欠陥の影響を受けにくく、良品率が向上し、結果的にコストを抑制できます。
  • 設計の柔軟性（ヘテロジニアス・インテグレーション）: CPU、メモリ、I/O（入出力）など、機能ごとに最適な製造プロセス（例えば、最先端の5nmプロセスとコスト効率の良い28nmプロセスなど）を組み合わせて使用できます。

2. 高密度な立体実装技術（2.5D/3Dパッケージング）

　チップレットを最大限に活用し、チップ間のデータ転送速度を劇的に向上させるための実装構造です。

A. 2.5Dパッケージ

　複数のチップ（チップレット）を、インターポーザーと呼ばれる微細配線が施された中継基板の上に横並びに高密度で配置し、接続する技術です。

• 特徴: チップ間の配線距離を極めて短くできるため、従来のパッケージ基板を使うよりも高速・大容量のデータ伝送が可能になります。
• 用途: AIアクセラレーター（NVIDIA H100など）、高性能CPU、HPC（ハイパフォーマンスコンピューティング）向けサーバーチップなど、特に高い処理能力が求められる製品で採用されています。

B. 3Dパッケージ

　複数のチップを垂直方向に積み重ねて接続する技術です。

• 特徴: TSV（Through-Silicon Via、シリコン貫通電極）という、シリコンチップを上下に貫通する微細な配線を用いてチップ同士を接続します。
• メリット: 究極の小型化・高集積化が実現し、チップ間の配線距離が最短になるため、低消費電力化と超高速通信を両立できます。
• 用途: 高帯域メモリ（HBM）など、メモリ分野での応用が進んでいます。

---

TOPPANの投資との関連

　TOPPANホールディングスが石川県に400億円を投じるのは、このチップレット技術と2.5Dパッケージングを実現するための重要部材である「次世代パッケージ用サブストレート（基板）」の量産体制を確立するためです。

　特に2.5D/3Dパッケージに必須となる超高密度配線技術（微細な穴あけや配線形成）に、長年培ってきたフォトリソグラフィー技術（半導体の回路を描く技術）を応用し、この急成長市場でのシェア拡大を狙っています。

　次世代半導体パッケージは、半導体の性能を向上させる上で「微細化」と並ぶ、最も重要な競争軸となっています。

どのような点が進化したのか

　「次世代パッケージ用サブストレート（基板）」は、特にAI、HPC（ハイパフォーマンスコンピューティング）、データセンター向けの高密度実装を支えるため、従来の有機樹脂基板と比べて、主に以下の4つの点で劇的に進化しています。

1. 超高密度な微細配線化

　これが最も重要な進化です。チップレット技術や2.5D実装では、複数のチップを基板上で極めて短い距離で接続する必要があります。

• 進化のポイント: 配線の幅や間隔（L/S：ライン・アンド・スペース）が、従来の数十μm（マイクロメートル）から、数μmレベルへと微細化しています。
• 効果: チップ間のデータ伝送経路が短くなり、信号の遅延や電力損失を抑え、超高速・大容量のデータ伝送が可能になります。

2. 熱膨張係数（CTE）の低減と安定化

　高性能な半導体チップは動作時に大量に発熱し、熱によって膨張します。基板の熱膨張係数がチップ（シリコン）と大きく異なると、温度変化によって接続部に大きなストレスがかかり、クラック（ひび割れ）や接続不良の原因となります。

• 進化のポイント: シリコンチップの熱膨張係数（約 3 ×10^-6/K）により近づけるよう、基板材料や構造が改良されています。
  • 特に、有機樹脂の代わりにガラスをコア材として使用するガラスコア基板の開発が進んでおり、従来の樹脂基板よりも熱膨張による歪みを約45%～50%低減できるとされています。
• 効果: 大面積化・高集積化を実現しても、温度変化による反りや変形を抑止し、チップと基板の接続信頼性（歩留まり）を大幅に向上させます。

3. 低伝送損失化（高周波数対応）

　AIや高速通信では、扱う信号の周波数帯域が極めて高くなっています。信号が基板を伝わる際に、エネルギーが失われる（伝送損失）と、性能低下につながります。

• 進化のポイント: 誘電率（Dk）や誘電正接（Df）が低い新しい有機材料や、低損失なガラス材料の採用が進んでいます。
• 効果: 高周波数帯域での信号の劣化を抑え、信号品質と伝送速度を維持します。

4. 大面積化・平坦性の向上

　複数のチップレットを搭載するため、パッケージ基板自体が大面積化しています。

• 進化のポイント: 大面積化しても、基板表面の平坦性（反りの少なさ）と剛性を維持する技術が求められます。
• 効果: 巨大化したチップレットパッケージでも、チップとの正確な位置合わせや、後工程での安定した実装（はんだ付けなど）が可能になり、大規模なシステムを構築できるようになります。

---

　TOPPANホールディングス（HD）の投資は、これらの進化、特に超高密度配線と高信頼性を両立する次世代サブストレートの量産体制を確立することを目的としています。

どのように超高密度配線を実現するのか

　超高密度配線（数μmレベル）を実現するためには、従来のプリント基板製造技術よりも、より半導体（LSI）の製造プロセスに近い高度な技術が用いられます。特に重要となる技術は以下の3点です。

1. 露光技術の進化（LSIステッパ技術の応用）

　従来のパッケージ基板では、フォトマスク（回路原版）を基板に密着させて光を当てる密着露光方式が主流でした。しかし、これでは配線幅を細くするのに限界があります。

• 進化のポイント:
  • 投影露光方式（ステッパー）の採用。これは、半導体LSI製造で使われる技術で、フォトマスクの回路パターンをレンズで縮小・投影しながら露光します。
  • これにより、配線の解像度（細かさ）と位置精度が飛躍的に向上し、数μm（マイクロメートル）といった極めて微細な配線パターンを正確に形成できるようになります。

2. 配線形成技術：セミアディティブ法 (SAP) の高度化

　配線を形成する手法も従来のエッチング法から進化しています。

• エッチング法（サブトラクティブ法）: 銅箔全体をエッチングで削り、配線部分を残す方法。微細化が難しく、配線の断面形状が台形になりがちです。
• 進化のポイント:
  • セミアディティブ法 (Semi-Additive Process: SAP) の採用。
  • まず薄いシード層（銅の薄膜）を作り、その上にフォトレジスト（感光性樹脂）で配線パターンを形成し、配線となる部分にだけ電解銅めっきで厚みを持たせ、最後に不要なシード層をエッチングで除去します。
• 効果: 配線の断面をより直角に、かつ均一な厚みで形成できるため、配線幅の微細化と電気抵抗の低減に貢献します。

3. 高精度な層間接続（マイクロビア）の実現

　配線層を垂直方向に多層化し、電気的に接続するビア（穴）も極めて微細になっています。

• 進化のポイント:
  • レーザー加工やフォトリソグラフィーを用いたマイクロビア（数μm～数十μmの微細な穴）の形成。
  • ビアの穴径が極限まで小さくなるため、穴を埋めるめっき技術（ビアフィルめっき）の均一性と信頼性が重要になります。
• 効果: 信号を垂直に受け渡す際の遅延や損失を最小限に抑え、多層基板全体の高集積化を可能にします。

　これらの技術、特に投影露光と高度なセミアディティブプロセスを組み合わせることで、従来のパッケージ基板では不可能だったLSIに近い超高密度配線を実現し、次世代半導体パッケージの性能を引き出しています。

TOPPANホールディングスの強化理由と強みは

　TOPPANホールディングス（HD）が半導体パッケージ事業を強化する背景には、生成AI市場の急拡大という明確な商機があります。また、同社の強みは長年の印刷技術で培った微細加工の「精度」と「信頼性」にあります。

---

強化する理由：AIとサーバー需要の激増

現在、半導体性能の向上はチップ単体の微細化だけでなく、複数のチップを統合する「後工程（パッケージング）」が鍵を握っています。

1. 生成AIとデータセンターの爆発的成長
   • NVIDIAなどのAIアクセラレーターには、巨大かつ高密度なパッケージ基板（FC-BGAなど）が不可欠です。TOPPANはこの成長領域を「最優先の投資分野」と位置づけています。
2. チップレット技術への移行
   • チップを分割して組み合わせる「チップレット」構造には、より複雑で大型の基板が必要です。1枚あたりの単価と付加価値が高まるため、収益源としての魅力が増しています。
3. 地政学リスクへの対応と国内生産体制
   • 日本国内に先端パッケージの量産拠点を設けることで、サプライチェーンの安定化を図る狙いもあります（今回の石川工場への投資など）。

---

TOPPANの強み：印刷技術を源流とする「微細化」の知見

　TOPPANは、単なる「基板メーカー」ではなく、半導体の設計から後工程までをカバーできる技術力を保有しています。

強み	内容
超微細フォトエッチング	印刷で培った「光でパターンを描く」技術を応用し、業界トップクラスの微細な配線（数μm単位）を形成可能です。
世界一のフォトマスクシェア	半導体回路の「原版」であるフォトマスクで世界トップ級のシェアを持ち、前工程の微細化トレンドを熟知しています。
大型・多層化への対応力	サーバー用CPUなどに必要な、100mm角を超える大型・多層基板（FC-BGA）において、歪みや反りを抑える高い製造技術を持っています。
エコシステムへの参画	TSMCの「3DFabric Alliance」への参画や、米国のコンソーシアム「US-JOINT」への参加など、世界最先端のチップメーカーと直接共同開発できる立場にあります。

---

独自の優位性：ガラスコア基板への挑戦

　TOPPANは次世代材料として注目される「ガラスコア基板」の研究開発でも先行しています。

• なぜガラスか？: 従来の樹脂よりも平坦で熱に強く、配線をさらに微細化できるため、AIチップのさらなる高性能化を実現する切り札とされています。

　これらの「材料技術」「微細加工技術」「世界的な提携網」の3つが組み合わさっていることが、TOPPANが競合に対して持つ大きなアドバンテージです。