この記事で分かること
- 18Aプロセスとは：1.8nm相当の微細化を実現する次世代製造プロセスです。新構造の「RibbonFET」と、世界初の裏面電力供給技術「PowerVia」を導入し、劇的な電力効率向上と処理の高速化を目指しています。
- エヌビディアが中止した理由：歩留まり（良品率）が低く、商業的な量産水準に達していなかったためです。「技術の先進性は認めるが、現時点ではリスクが高すぎて自社製品には使えない」という現実的な判断としています。
- 歩留まりが低くなる理由：新構造であるRibbonFET工程は、極薄のリボン状回路を精密に積層・加工する難易度が極めて高く、微細な塵や成膜ムラが欠陥に直結してしまいます。また、PowerVia工程は ウエハーを極限まで薄く削り、表裏の回路を精密に垂直接続（貫通）させる工程で物理的な歪みや接続不良が発生しやすくなっています。
エヌビディア、インテル18Aの試験製造中止
エヌビディア（NVIDIA）が、インテルの最先端製造プロセス「18A」を用いた試験的な半導体製造を中止したという報道が注目を集めています。
https://www.nikkei.com/article/DGXZQOGN24CUP0U5A221C2000000/
インテルは現在、自社で設計・製造を行うだけでなく、他社から製造を請け負う「ファウンドリ事業（IFS）」の再建を経営の柱に据えています。世界最大のAIチップメーカーであるエヌビディアからの「不合格」とも取れる判断は、他の顧客獲得にも悪影響を及ぼすリスクがあります。
インテルの最先端製造プロセス18Aとは
インテルの18A（18オングストローム）は、同社が「業界リーダーへの復帰」をかけて開発している次世代の半導体製造プロセス（1.8nm相当）のことです。
半導体の世界で主流の「ナノメートル（nm）」よりもさらに小さい「オングストローム(Å)という単位（Å= 0.1nm）を冠しており、物理的な限界に近い微細化に挑む技術です。
18Aがこれまでの技術と一線を画す理由は、主に以下の2つの革新的な技術を導入している点にあります。
1. RibbonFET（リボンフェット）
これは「GAA（Gate-All-Around）」と呼ばれる新しいトランジスタ構造です。
- 仕組み: 電流が流れる「通路（チャネル）」を、制御する「門（ゲート）」が四方八方から完全に囲みます。
- メリット: 電流の漏れ（リーク）を極限まで抑えることができ、より低い電圧で高速に動作させることが可能になります。
2. PowerVia（パワーヴィア）
これは「裏面電力供給」と呼ばれる画期的な技術です。
- 仕組み: 従来はチップの表面に「信号線」と「電力線」が混在していましたが、PowerViaでは電力供給専用の配線をチップの裏側に配置します。
- メリット: 配線の混雑が解消されるため、信号の伝達がスムーズになり、電力効率が劇的に向上します。
なぜこれほど重要視されているのか？
インテルにとって18Aは、単なる新技術ではなく、経営再建の生命線です。
- TSMCへの対抗: 現在、世界最強のメーカーであるTSMC（台湾）の「2nmプロセス」に対し、18Aは性能・電力効率で対抗、あるいは凌駕することを目指しています。
- ファウンドリ事業の鍵: インテルは自社製品だけでなく、他社（エヌビディアやマイクロソフトなど）のチップを製造するビジネスを強化しています。18Aの成否が、大口顧客を獲得できるかどうかを左右します。
- AI時代の基盤: 大量の電力を消費するAIチップにとって、18Aがもたらす「省電力化」と「高密度化」は非常に強力な武器になります。
18Aの主な性能目標（Intel 3プロセス比較）
| 項目 | 目標性能 |
| 電力効率（性能/W） | 最大 15% 向上 |
| チップ密度（集積度） | 最大 30% 向上 |
エヌビディアが今回このプロセスの試験を中止したことは、インテルの技術がまだ「大量生産に耐えうるレベル」に達していない可能性を示唆しており、業界に波紋を広げています。
インテルの18Aは、1.8nm相当の微細化を実現する次世代製造プロセスです。新構造の「RibbonFET」と、世界初の裏面電力供給技術「PowerVia」を導入し、劇的な電力効率向上と処理の高速化を目指しています。
エヌビディアが試験を中止した理由は何か
エヌビディア（NVIDIA）がインテルの「18A」プロセスの試験を中止した主な理由は、以下に示すように「量産に向けた技術的な成熟度と歩留まり（良品率）が、エヌビディアの求める水準に達していなかったこと」にあると報じられています。
1. 歩留まり（良品率）の低迷
報道やアナリストの指摘によると、18Aプロセスでの試験的な製造において、良品として出荷できるチップの割合（歩留まり）が極めて低かったことが大きな要因です。
- 一部の報道では、2025年半ば時点で歩留まりが10%程度に留まっていたとされており、これは商業的な量産には到底耐えられない水準です。
2. 性能と信頼性の不足
エヌビディアの最新AIチップは極めて高い性能と安定性を求められます。
- インテルの18Aが提供する「電力効率」や「処理能力」が、すでに確実な実績を持つTSMCの先端プロセスと比較して、エヌビディアの次世代製品の仕様を満たせなかった（あるいはリスクが高いと判断された）可能性があります。
3. タイトな製品スケジュールの維持
AI市場の競争は激しく、エヌビディアは新製品を遅延なく投入する必要があります。
- 立ち上げに苦戦しているインテルの新プロセスを待つよりも、安定した製造が可能なTSMCにリソースを集中させる方が、ビジネス上のリスクが低いと判断したと考えられます。
4. 戦略的な「様子見」
エヌビディアは2025年にインテルへ50億ドルの出資を行っていますが、これには製造委託の義務は含まれていません。
- 今回の試験中止は「完全な決別」というよりは、「現在の18Aは見送り、より成熟するであろう次世代の14Aプロセスや改良版を待つ」という戦略的な一時停止であるとの見方もあります。
「インテルの新工場でエヌビディア級の超高性能チップを安定して安く作るには、まだ技術が未熟だった」というのが実情のようです。
エヌビディアが試験を中止した主な理由は、インテルの最先端プロセス「18A」の歩留まり（良品率）が低く、商業的な量産水準に達していなかったためです。「技術の先進性は認めるが、現時点ではリスクが高すぎて自社製品には使えない」という現実的な判断といえます。
歩留まり低下が大きい理由やその工程は
歩留まり（良品率）が低迷した最大の理由は、インテルが18Aで「半導体の構造」と「電力の供給方法」という、設計の根幹に関わる2つの新技術を同時に導入したことにあります。
1. RibbonFET（新トランジスタ構造）の形成工程
18Aでは、従来の構造（FinFET）から、電流の通り道を「リボン状」にして全方位から囲む「RibbonFET」へ移行しました。
- 歩留まり低下の理由: ナノメートル単位の極めて薄い膜を何層も積み重ねる必要があり、少しの塵や成膜のムラが致命的な欠陥になります。
- 工程の難しさ: エッチング（削る工程）で、周囲の構造を壊さずにゲートの隙間だけを精密に処理する技術が未成熟であった可能性があります。
2. PowerVia（裏面電力供給）の接合工程
通常、電力線はチップの表面にありますが、18Aでは世界で初めて「裏面」に配置しました。
- 歩留まり低下の理由: ウエハーの裏表の両面を精密に加工し、さらに表側の回路と裏側の電力線を正確に「貫通」させて接続（TSV：シリコン貫通電極など）しなければなりません。
- 工程の難しさ: ウエハーを極限まで薄く削る必要があり、その際の物理的な歪みや、表裏のわずかなズレが接続不良を引き起こし、良品率を大きく下げます。
3. 設計ツール（PDK）の熟成不足
半導体メーカーが設計図を書くための「共通の定規（PDK）」が、外部顧客であるエヌビディアにとって使いにくかったことも要因です。
- 理由: インテル自社向けの設計には最適化されていても、エヌビディアのような他社独自の複雑な回路設計を18Aの製造ラインに適合させる際、予期せぬエラー（DRCエラーなど）が多発したと考えられます。
インテル自身は自社製品（Panther Lakeなど）で18Aを立ち上げようとしていますが、エヌビディアのAIチップは「巨大かつ複雑」であり、少しの歩留まり低下が膨大なコスト損失に直結します。
歩留まり低下の主な要因は、新構造のRibbonFETと裏面電力供給PowerViaという二つの難関技術を同時に導入したことです。
RibbonFET工程では、極薄のリボン状回路を精密に積層・加工する難易度が極めて高く、微細な塵や成膜ムラが欠陥に直結してしまいます。また、PowerVia工程は ウエハーを極限まで薄く削り、表裏の回路を精密に垂直接続（貫通）させる工程で物理的な歪みや接続不良が発生しやすくなっています。
コメント