この記事で分かること
- PowerViaとは：チップの裏側から電力を供給する技術です。従来、表面に混在していた「信号線」と「電力線」を分離し、電力配線を裏面へ移すことで、電圧ロスの低減と配線混雑の解消を実現し、チップの高性能化と省電力を両立させます。
- 裏面給電が難しい理由：ウエハーを極限まで薄く削りつつ、表裏の回路をナノ単位の精度で垂直に繋ぐ「位置合わせ」と「貫通加工」です。物理的な強度が落ちた状態で熱や圧力を加えるため、歪みや欠陥が生じやすく、歩留まりが低下します。
PowerVia
エヌビディア（NVIDIA）が、インテルの最先端製造プロセス「18A」を用いた試験的な半導体製造を中止したという報道が注目を集めています。
https://www.nikkei.com/article/DGXZQOGN24CUP0U5A221C2000000/
インテルは現在、自社で設計・製造を行うだけでなく、他社から製造を請け負う「ファウンドリ事業（IFS）」の再建を経営の柱に据えています。世界最大のAIチップメーカーであるエヌビディアからの「不合格」とも取れる判断は、他の顧客獲得にも悪影響を及ぼすリスクがあります。
前回はRibbonFET（リボンフェット）に関する記事でしたが、今回は18Aプロセスのもう一つの特長であるPowerViaに関する記事となります。
PowerViaとは何か
PowerViaとは、インテルが開発した「裏面電力供給（Backside Power Delivery）」という画期的な技術です。
これまでの半導体は、1枚のウエハーの表面に「信号を送る配線」と「電力を送る配線」が複雑に絡み合うように配置されていましたが、これを表と裏に分離します。
1. 構造の劇的な変化
- 従来の構造: チップの「表側」に、信号線と電力線が何層にも積み重なっていました。これは、高速道路に大型トラック（電力）と軽自動車（信号）が混在して渋滞しているような状態です。
- PowerVia: 電力供給専用の配線をチップの「裏側」へ移動させました。これにより、表側は信号専用の広々としたスペースになります。
2. 主なメリット
- 電力効率の向上: 電力が最短距離でトランジスタに届くため、電圧のドロップ（ロス）が減り、省電力になります。
- 信号の高速化: 配線の混雑が解消されるため、信号同士の干渉（ノイズ）が減り、より高い周波数で動作させることが可能になります。
- 高密度化: 表側のスペースに余裕ができるため、より多くの演算素子を詰め込めます。
チップの裏側から電力を供給する技術です。従来、表面に混在していた「信号線」と「電力線」を分離し、電力配線を裏面へ移すことで、電圧ロスの低減と配線混雑の解消を実現し、チップの高性能化と省電力を両立させます。
裏面給電が難しい理由は何か
裏面給電（PowerVia）の製造が極めて難しい理由は、主に「ウエハーを極限まで薄く削る工程」と「表裏の回路をナノ単位で繋ぐ工程」にあります。
1. ウエハーを「紙」のように薄く削る技術
通常、半導体ウエハーは強度を保つためにある程度の厚みがありますが、裏面から電力を供給するには、トランジスタのすぐ近くまで裏側から削り込む（研磨する）必要があります。
- 困難さ: ウエハーを数百分の1ミリという極薄の状態まで均一に削らなければなりません。削りすぎれば回路を破壊し、足りなければ電力が届きません。
2. 表裏を貫通させる超精密な「穴あけ」
裏面に作った電力線と、表面にあるトランジスタを繋ぐために、「ナノビア（Nano TSV）」と呼ばれる極小の縦穴を開けます。
- 困難さ: 表と裏の回路が1ナノメートルの狂いもなく一致していなければなりません。わずかな位置ズレや、穴の中に金属がうまく埋まらないだけで、チップ全体が動作不良（不感）となります。
3. 熱とストレスによる「ひずみ」
ウエハーを極薄に削り、さらに裏面で高温の加工を行うと、ウエハー自体が反ったり、熱で歪んだりします。
- 困難さ: 歪みが生じると、表面の微細な回路パターンが変形してしまいます。この「物理的な不安定さ」を制御しながら、表裏両面で複雑な工程を繰り返すのは、従来の製造工程にはない異次元の難易度です。
エヌビディアが試験を中止した背景には、この「表裏を繋ぐ精度」が量産レベルで安定していなかったという事情が見え隠れします。
最大の難関は、ウエハーを極限まで薄く削りつつ、表裏の回路をナノ単位の精度で垂直に繋ぐ「位置合わせ」と「貫通加工」です。物理的な強度が落ちた状態で熱や圧力を加えるため、歪みや欠陥が生じやすく、歩留まりが低下します。
どのようにウエハを削るのか
ウエハーを削る工程は、下記に示すような「バック・グライディング（Back Grinding）」と呼ばれます。裏面給電（PowerVia）を実現するためには、通常の半導体製造よりもはるかに薄く、かつ精密に削る必要があります。
1. キャリアウェハーへの貼り付け（補強）
削る前に、回路が形成された表面を保護し、薄くなっても割れないように「キャリアウェハー」と呼ばれる別の土台に特殊な接着剤で貼り付けます。
2. 粗削り（グラインディング）
ダ イヤモンドの粒子がついた高速回転する砥石（グラインディングホイール）を押し当て、ウエハーの裏面を物理的に削ります。まずはこれで一気に目標の厚さ近くまで追い込みます。
3. 仕上げ磨き（CMP：化学機械研磨）
最後は、特殊な研磨液（スラリー）と柔らかいパッドを使い、化学反応と摩擦を組み合わせて鏡面のように滑らかに仕上げます。
- PowerViaの肝: ここで「ナノビア（裏面と表面を繋ぐ電極の頭）」がちょうど露出する高さでピタリと止める必要があります。削りすぎても足りなくても失敗となる、極めて繊細な工程です。
回路面を保護台に固定した後、ダイヤモンド砥石で裏面を物理的に削る「グラインディング」を行い、仕上げに化学研磨（CMP）で鏡面状に磨き上げます。裏面給電では電極が露出する位置までナノ単位で正確に削り切る高度な制御が求められます。
ナノビアはどのように開けるのか
ナノビアの形成は、従来の「穴を開ける」という発想とは少し異なり、先に表面側で「柱」を作っておき、後から裏面を削って「露出させる」という手順を踏みます。
具体的なステップは以下の通りです。
1. 表面工程：接続用の「柱」を埋め込む
まず、ウエハーの表面側（トランジスタ側）を作る段階で、あらかじめ電力供給用の小さな縦方向の電極（ビア）を深く埋め込んでおきます。この時点では、まだウエハーの厚みのなかに隠れています。
2. 裏面工程：精密研磨で「頭」を出す
ウエハーをひっくり返し、裏面を削っていきます（先述のCMP工程）。
- ここがポイント: 削り進めていくと、あらかじめ埋めておいた「柱」の先端が裏面にパッと現れます。
- 困難さ: 全ての「柱」が均一に露出するように、ナノメートル単位で平行に削らなければなりません。
3. エッチングと絶縁膜の形成
露出したビアの周囲を整えるために、反応性ガスを用いたドライエッチングを行い、ビアの周りに絶縁膜を形成します。これにより、電気が余計な場所に漏れないように保護します。
4. 裏面配線の形成
最後に、露出したナノビアに接するように裏面全体の電力配線層（メタル層）を形成し、接続を完了させます。
表面工程であらかじめ接続用の「柱」を深く埋め込み、裏面をCMP（化学機械研磨）で精密に削ることで、その先端を露出させます。穴を掘るというより「削り出す」手法であり、全ビアを均一に露出させる高度な研磨制御が不可欠です。
ひずみを解決する方法はあるのか
熱とストレスによる「ひずみ」を解決するために、インテルなどのメーカーは主に「キャリアウェハーによる物理的拘束」と「低温プロセス化」という2つのアプローチをとっています。
1. キャリアウェハー（支持基板）での強力な固定
ウエハーを削る前に、表面に「キャリアウェハー」を貼り付けます。
- 解決策: これが「ギブス」の役割を果たし、ウエハーが薄くなっても物理的な歪みや反りを力ずくで抑え込みます。
- 課題: 後の工程でこの接着剤を剥がす際、熱やレーザーを使いますが、その時の衝撃で再び歪みが生じることがあり、この制御が歩留まりを左右します。
2. 低温成膜・エッチング技術
通常、半導体製造は高温で行われますが、熱膨張率の差で歪みが増大します。
- 解決策: 裏面工程（配線や絶縁膜の形成）において、通常よりも低い温度で化学反応を起こす「低温プラズマプロセス」などを導入し、熱によるストレスを最小限に抑えます。
3. ひずみ補正リソグラフィ
歪みを「防ぐ」だけでなく「計算して合わせる」技術です。
- 解決策: 露光装置（リソグラフィ）が、ウエハーのわずかな歪みを瞬時に計測し、それに合わせて回路パターンを微調整して焼き付けます。
回路面を硬いキャリアウェハーに貼り付けて「ギブス」のように固定し、物理的な反りを抑制します。加えて、熱ストレスを避ける低温加工技術の導入や、露光時に歪みを計算して位置を補正する高度な補正技術を組み合わせて解決を図っています。
コメント