SOI基板とは何か？なぜ酸化膜を挟むと寄生容量が低下するのか?

この記事で分かること

SOI基板

　チップの微細化による性能向上の限界が見え始めていることから、半導体製造において前工程から後工程へと性能向上開発の主戦場が移り始めています。複数のチップを効率的に組み合わせて性能を引き出す「後工程」の重要性が増しています。

　前回は高温での熱処理での接合に関する記事でしたが、今回はSOI (Silicon On Insulator) 基板に関する記事となります。

SOI (Silicon On Insulator) 基板とは何か

　SOI基板（Silicon On Insulator substrate）は、「絶縁体上のシリコン」という意味の通り、通常のシリコンウェーハとは異なる特殊な構造を持つ半導体基板です。これは、集積回路（ICやLSI）を製造するための出発材料として使用されます。

基本構造

　SOI基板は、主に以下の3層構造で構成されています :

1. 活性層（SOI層）:
   • 一番上の薄い単結晶シリコンの層です。
   • 実際にトランジスタなどの素子が形成される、回路として機能する部分です。
2. 埋め込み酸化膜 (BOX: Buried Oxide):
   • 中間に挟まれたシリコン酸化膜 （SiO2)などの絶縁層です。
   • 活性層を下の支持基板から電気的に完全に分離する役割を果たします。
3. 支持基板（ハンドルウェーハ）:
   • 一番下の層で、主にバルクシリコン（一般的なシリコンウェーハと同じ材質）でできており、基板全体を支えます。

主な特徴とメリット

　従来のバルクシリコンウェーハに比べて、SOI基板は埋め込み酸化膜（BOX）があることにより、以下のような優れた特性を持ちます。

• 高速化・低消費電力化
  • 素子（トランジスタ）と支持基板との間に電気的な分離（絶縁）が実現されるため、トランジスタ間に発生する寄生容量（浮遊容量）が大幅に低減されます。
  • これにより、信号の遅延が減り、高速動作が可能になるとともに、スイッチング時の消費電力が削減されます。
• リーク電流の低減
  • 絶縁膜により、活性層から基板への不要な電流（リーク電流）の漏れが効果的に抑えられます。これは、特に高温環境でのチップの信頼性向上に貢献します。
• 高い耐放射線性（ソフトエラー耐性）
  • 宇宙線などの放射線が当たった際に発生する電荷の影響が、絶縁膜により遮断されるため、データの破損（ソフトエラー）が起きにくくなります。

主な用途

　これらの優れた特徴から、SOI技術は特に以下のような分野で利用されています。

• 移動体通信（LSI）：携帯情報端末など、高速動作と低消費電力が求められる機器。
• 自動車用IC：高い信頼性が求められる車載半導体。
• パワーデバイス：高耐圧が必要な電力制御用の半導体。
• MEMSデバイス：微細な機械構造を持つデバイス。

---

　SOI基板には、活性層の厚みによって「薄膜SOI (FD-SOI: 完全空乏型)」「厚膜SOI (PD-SOI: 部分空　乏型)」などの種類があり、それぞれ異なる用途や特性で使い分けられています。

寄生容量とは何か、なぜ酸化膜をはさむと低減するのか

1. 寄生容量（Parasitic Capacitance）とは

　寄生容量（きせいようりょう）とは、電子回路の設計者が意図しないにもかかわらず、その物理的な構造（導体が近接していること）によって必然的に生じてしまう静電容量のことです。浮遊容量や漂遊容量とも呼ばれます。

・ 発生のメカニズム

　静電容量（C）は、一般的に「絶縁体（誘電体）を挟んだ2つの導体間で電荷を蓄える能力」として定義されます。

C = ε S/d

• ε 導体間の誘電率
• S 導体が向かい合う面積
• d: 導体間の距離

　半導体集積回路（IC）では、トランジスタの端子間や、配線、そして回路素子と基板（バルクシリコン）などの導体構造が近接しているため、間に誘電体（絶縁膜やシリコン）を挟む形で意図しないコンデンサが常に形成されてしまいます。これが「寄生容量」の正体です。

・影響

　寄生容量は、特に高周波で動作するデジタル回路やアナログ回路において、深刻な問題を引き起こします。

1. 動作速度の低下（遅延）: 信号をスイッチングする際、この寄生容量を充放電するための時間が必要となり、回路の応答速度が遅くなります。
2. 消費電力の増加: スイッチングのたびに、寄生容量を充放電するための電力が無駄に消費されます。
3. ノイズ・誤動作: 寄生容量による信号結合（クロストーク）が発生し、回路の誤動作やノイズの原因となります。

2. なぜ酸化膜（絶縁膜）を挟むと寄生容量が低減するのか

　SOI基板では、素子（トランジスタ）が形成される活性層（SOI層）と、その下の支持基板（バルクシリコン）の間に、厚い酸化膜（SiO2）である埋め込み酸化膜（BOX層）が挟まれています。

　この構造により、特に素子と基板間に発生する最も厄介な寄生容量（接合容量）が大幅に低減されます。

・低減の仕組み

　従来のバルクシリコンを用いたICでは、素子（トランジスタのソースやドレイン）と基板（p-n接合）の間で静電容量が発生していました。これは一種のダイオード（接合容量）として働き、容量を完全に遮断できません。

　それに対し、SOI基板では以下の2つの効果で容量を低減します。

1. 電気的絶縁の実現:
   • BOX層は、トランジスタのソース/ドレイン領域（導体）と支持基板（導体）の間を電気的に完全に分離します。
   • これにより、両者間の寄生的な電流経路が断ち切られ、接合容量の大部分が取り除かれます。
2. 誘電体（絶縁体）の厚さ（d）の増加:
   • 容量の式 C = εS / d の通り、導体間の距離（d）が大きくなると、容量Cは小さくなります。
   • BOX層は、素子と基板の間に比較的厚い絶縁体として存在する（dが増加）ため、物理的にも静電容量が極めて小さくなります。

　この結果、SOI基板は、同じ回路を構成しても、バルクシリコン基板と比較して圧倒的に寄生容量を抑えることができ、高速化と低消費電力化を実現するのです。

SOI基板の直接接合はどのように行われるのか

　SOI基板の製造における直接接合（Wafer Bonding）は、高精度かつ高品質な積層構造を実現するための基幹技術です。特にSOI基板の主流な製法である「Smart Cut™法」や従来の「貼り合わせ法」の主要なステップとなります。

1. 表面処理（親水化処理）

　接合する2枚のウェーハ表面（多くの場合、一方には既に酸化膜が形成されている）を、高度に洗浄し、親水性（水と結合しやすい性質）にします。この処理により、ウェーハ表面に水酸基（-OH基）を形成させます。

2. 常温での密着（仮接合）

　表面を清浄化した2枚のウェーハを、室温（常温）でごくわずかな力で接触させます。

• このとき、表面に形成された水酸基（-OH基）同士が引き合い、水素結合（ファンデルワールス力）によって仮の接合が形成されます。
• この結合はまだ弱いものですが、ウェーハ間の空気や不純物を排除し、原子レベルで密着した状態を作ります。

3. 熱処理（アニーリング：強固な結合）　

　密着させたウェーハを、炉に入れて高温（通常、数百℃〜1000℃以上）で熱処理（アニーリング）します。

• この熱により、表面の水酸基（-OH基）から水分子 (H2O) が脱離します。
• その結果、ウェーハ間の原子が直接結合（共有結合）に変化し、仮接合が非常に強固で永続的な接合へと変わります。

Smart Cut™法における直接接合の役割

　現在、薄膜SOI基板の主流な製造法であるSmart Cut™法では、上記の接合プロセスに加えて、「剥離」の工程が入ります。

1. ボンドウェーハにイオン注入:
   • デバイス層となるウェーハ（ボンドウェーハ）に、水素イオン (H+） などを高濃度で注入し、表面から一定の深さに脆弱な層を作ります。
2. 接合:
   • このボンドウェーハ（表面に酸化膜を形成したもの）と、支持基板（ベースウェーハ）を上記の直接接合プロセスで密着させます。
3. 剥離（カット）:
   • 接合したウェーハを再度熱処理すると、水素イオンが注入された脆弱層が分離（剥離）します。
4. 研磨:
   • 剥離後のSOI層の表面を研磨し、平坦化することで、極めて薄く均一な活性層を持つSOI基板が完成します。

　このように、直接接合技術は、SOI基板の「支持基板」と「酸化膜付きのデバイス層」を張り合わせるための基盤となる工程として用いられています。