DRAM価格の高騰：アップルの対応策

この記事で分かること

DRAM価格の高騰：アップルの対応策

　現在、メモリ市場では、主要メーカー（サムスン、SKハイニックス、マイクロン）がこぞって利益率の高いHBM（広帯域メモリ）へ生産能力をシフトさせていることや、価格操作の疑いによる集団訴訟が起きるほどの供給逼迫が重なり、通常のDRAM調達コストまでが跳ね上がっています。

　AMD、アップルなどの大手メーカーは様々な手段でDRAMの使用量減少を目指す動きを続けています。特により安価なフラッシュメモリを使用することで、コストの削減を検討しています。

　前回はAMDの対策（AI予測階層化技術）に関する記事でしたが、今回はAppleの対策法に関する記事となります。

アップルの代替方法はどのようなものか

　アップルが推進するDRAM高騰への対抗策は、iPhoneやMacといったエッジデバイス（端末側）で巨大なAIモデルを動かすためのブレイクスルー技術「LLM in a Flash」です。

　AMDがデータセンター全体の効率化（MEXTの買収）を目指すのに対し、アップルは「限られた端末のDRAM（RAM）容量で、いかにコストを抑えて高度なオンデバイスAIを動かすか」に特化しています。

　ビットあたりのコストがDRAMの約55分の1と圧倒的に安価な「フラッシュメモリ（ストレージ）」を主役に据える、その具体的な仕組みと2つの革新技術は以下の通りです。

アップルの「LLM in a Flash」　

　従来のAI処理では、モデルのパラメータ（重み）すべてをあらかじめ高速なDRAM上に展開しておくのが常識でした。

しかし、これでは数十億〜数百億パラメータのモデルを動かすために、端末に16GBや32GBといった大量の高価なDRAMを積まねばならず、端末価格の暴騰を招きます。

　アップルは、モデルの大部分を本体のフラッシュストレージ（SSD/NAND）に置いたまま、処理に必要な一瞬だけDRAMにデータを吸い上げる手法を確立しました。

　フラッシュメモリの「DRAMより圧倒的に帯域幅が狭く、遅い」という弱点を、以下の2つのアプローチで克服しています。

1. ウィンドウイング（Windowing）

　AIがテキストを処理する際、直前に活性化した（使われた）ニューロンは、その後の処理でも繰り返し使われる可能性が高いという特性（スパース性・疎性）があります。

　アップルのアルゴリズムは、直近のコンテキストで使われたデータをDRAM上に一時的に保持（再利用）し、フラッシュメモリから「毎回新しいデータを読み出す量」を極限まで削減します。これにより、データ転送に伴う遅延とバッテリー消費を大幅に抑えます。

2. 行・列バンドリング（Row-Column Bundling）

　フラッシュメモリ（ストレージ）は、小さなデータをバラバラに読み込む（ランダムリード）のは苦手ですが、「大きな塊を連続して読み込む（シーケンシャルリード）」のは非常に速いというハードウェア特性を持っています。

　アップルは、AIモデルのニューロンデータ（順伝播ネットワークの行列）の縦と横のデータをあらかじめセットにして並び替えて格納します。

　フラッシュメモリの強みを最大限に活かせる「大きな塊」として一気に読み込ませることで、データの転送速度を劇的に跳ね上げました。

この代替方法がもたらすメリット

• DRAMの限界突破： 物理的に搭載されているDRAM容量の最大2倍のサイズのAIモデルを、遅延を感じさせずに実行可能。
• 圧倒的な高速化： 単純にストレージからデータを読み込む従来の方法（スワップ）に比べ、CPUで4〜5倍、GPUでは20〜25倍の推論速度を叩き出します。
• ハードウェアコストの抑制： 2026年現在の深刻なDRAM価格高騰に巻き込まれることなく、標準的なメモリ容量のiPhoneやMacのまま、高度な次世代AI機能（Apple Intelligenceなど）をローカル環境で滑らかに提供し続けることができます。

　AMDが「AI（ソフトウェア）でメモリの行き先を予測する」のに対し、アップルは「AIモデルのデータ構造そのものをフラッシュ（ハードウェア）の特性に合わせて最適化する」という、垂直統合型企業らしいアプローチをとっています。

なぜフラッシュメモリはDRAMに比べ処理が遅いのか

　フラッシュメモリ（NAND）がDRAMに比べて圧倒的に処理が遅い（応答速度に約1,000倍以上の開きがある）理由は、「物理的な構造」と「データの読み書き方法」の根本的な違いにあります。

1. 最小アクセス単位の違い（ピンポイント vs まとめて）

• DRAM： CPUが「1バイト」単位で、必要なデータをピンポイントに直接指定して超高速で読み書きできます（バイトアドレサブル）。
• フラッシュ： 構造上、データを「ページ（数KB）」単位でしか読み書きできず、データの消去にいたってはさらに巨大な「ブロック（数MB）」単位で行う必要があります。欲しいデータがごくわずかでも、周囲の余計なデータごと巻き込んで処理しなければならないため、時間がかかります。

2. 物理的な駆動メカニズム（電気を通すだけ vs 壁を越えさせる）

• DRAM： 構造が非常に単純です。コンデンサという小さな池に「電気を貯める（1）」「逃がす（0）」というだけの単純なスイッチングなので、ナノ秒（10億分の1秒）単位でデータが切り替わります。
• フラッシュ： 電源を切ってもデータを保持（不揮発性）するために、絶縁体の壁の向こう側にある「浮遊ゲート」などに電子を閉じ込める構造をしています。この絶縁体の壁に高い電圧をかけ、電子を無理やり通過させる（トンネル効果）物理的なプロセスが必要なため、どうしてもマイクロ秒（100万分の1秒）単位の時間が必要になります。

3. 「上書き」ができない（消去してから書き込み）

• DRAM： 古いデータがある場所に、新しいデータをそのまま一瞬で上書きできます。
• フラッシュ： 既存のデータの上にそのまま新しいデータを上書きできません。新しいデータを書き込むには、一度その区画（ブロック）全体のデータを完全に「一括消去」しなければなりません。この「消去（Erase）」というプロセスがミリ秒単位と非常に遅く、書き込み速度の大きなボトルネックになります。

4. CPUとの接続ルート（直結 vs コントローラー経由）

• DRAM： CPUのすぐ隣に配置され、専用の超高速・広帯域な「メモリバス」でCPUと文字通り直結されています。
• フラッシュ： PCIeやNVMeといった通信規格や、データの整理整頓を行う「ストレージコントローラー」というICチップを経由して通信します。この「交通整理」の段階で通信のオーバーヘッド（遅延）が発生します。

DRAMとフラッシュメモリの比較

項目	DRAM	フラッシュメモリ（NAND）
応答速度（レイテンシ）	数十ナノ秒（極めて速い）	数十〜数百マイクロ秒（DRAMより1,000倍以上遅い）
データの書き換え	任意の場所に直接上書き可能	一度消去（Erase）してからでしか書き込めない
データの保持	電源を切ると消える（揮発性）	電源を切っても消えない（不揮発性）
コスト	非常に高価（容量を増やしにくい）	非常に安価（DRAMの数十分の1のコスト）

---

　DRAMが「電気のスイッチのオンオフだけで完結する超高速なメモ帳」であるのに対し、フラッシュメモリは「電源を切っても文字が消えない代わりに、ページの切り替えやページの消しゴムがけに物理的な時間がかかるノート」だからです。

　アップルの「LLM in a Flash」やAMDの「Predictive Memory Engine」は、この「構造的にどうしても遅いフラッシュメモリ」の弱点を、データの並べ方やAIの先読みというソフトウェアの知恵でカバーし、DRAMの身代わりに仕立て上げようとする技術です。

なぜフラッシュメモリのほうがコストが安いのか

　フラッシュメモリがDRAMに比べて圧倒的にコストが安い（ビットあたりの単価が数十倍も安い）理由は、「同じ面積のシリコンウエハー上に、桁違いに大量のデータを詰め込める構造」をしているからです。

　DRAMが「建築が難しい平屋の高級住宅」であるのに対し、フラッシュメモリは「土地を最大限に活用した超高層タワマン」だからです。

1. 「3D積層技術」による超高層化（タワマン構造）

　これが最大の低コスト化要因です。

• フラッシュメモリ（3D NAND）： 2D（平面）の微細化限界を迎えた後、メモリセルを縦に積み上げる技術が完成しました。2026年現在では、300層を超えるレベルまで縦にセルが積まれています。これにより、同じウエハー（土地）1枚から採れる記憶容量が爆発的に増え、ビット単価が劇的に下がりました。
• DRAM： 構造の複雑さから、いまだに平面（2D）での微細化（10ナノメートル以下の世界）で戦っています。縦に積む「3D DRAM」の研究は進んでいますが、量産化のハードルが極めて高く、現時点ではNANDのような縦の超高層化ができません。

2. キャパシタ（池）が不要で構造がシンプル

メモリの1つの部屋（セル）の構造が、フラッシュメモリの方が圧倒的に単純です。

• DRAM： データを保持するために「トランジスタ」の他に、電気を貯める「キャパシタ（コンデンサ）」という巨大な池がどうしても必要です。微細化してもこの池の容積（電気を貯める量）を確保しなければならず、これが製造コストを跳ね上げています。
• フラッシュメモリ： キャパシタが不要で、シリコンの通り道に「浮遊ゲート」や「電荷トラップ膜」という薄い膜を挟むだけの非常にシンプルな構造をしています。そのため、1セルあたりの面積を極限まで小さく作れます。

3. 「多値化技術」で1つの部屋に何倍も詰め込める

• DRAM： 1つのセルに「電気がある（1）」「ない（0）」の1ビット（2状態）しか記憶できません。
• フラッシュメモリ： 閉じ込める電子の量を細かくコントロールすることで、1つのセルに3ビット（TLC：8状態）や4ビット（QLC：16状態）のデータを詰め込む「多値化」が標準化されています。部屋の数を増やさずに、中身のデータ量だけを3〜4倍に増やせるため、コストが格段に安くなります。

構造とコストのイメージ比較

項目	DRAM	フラッシュメモリ（NAND）
土地の利用（構造）	平面（2D） のみ。ギチギチの住宅街	立体（3D）。300層以上の超高層ビル
部屋のパーツ	トランジスタ ＋ 巨大なキャパシタ	トランジスタのみ（シンプルな膜構造）
部屋の定員	1部屋に1つのデータ（1bit）	1部屋に3〜4つのデータ（TLC/QLC）
ウエハー1枚あたりの容量	少ない（高コスト）	膨大（圧倒的に低コスト）

　フラッシュメモリは、「シンプルな構造」で「縦に何百層も積めて」「1セルに何倍もデータを詰め込める」という、コストを下げるための条件が完璧に揃っているため、DRAMよりも圧倒的に安く製造できるのです。

HBMは3D DRAMではないのか

　半導体業界においてHBMは「3Dパッケージ（実装技術）」に分類され、今後登場する「真の3D DRAM（回路構造技術）」とは明確に区別されています。

　その決定的な違いは、「どの段階で3D（立体的）にするか」にあります。

1. HBM：平屋を後から積み重ねた「3Dパッケージ」

　HBMは、中身のDRAMチップ自体はこれまで通りの「平面（2D）構造」です。

• 作り方： 普通に作った薄い平面DRAMチップを、後から工場で8層や12層に「文字通り物理的に積み重ね、TSV（シリコン貫通電極）という無数の縦の配線で串刺しにして合体」させたものです。
• コストが高い理由： 根本的なセルの構造は平面DRAMのままなので、先述した「キャパシタ（池）が必要」というコスト要因をそのまま引き継いでいます。さらに、後から精密に積み重ねて繋ぐ工程（パッケージング）の難易度が極めて高いため、価格がさらに跳ね上がります。

2. 真の3D DRAM：最初から高層ビルとして作る「ネイティブ3D」

　現在、主要メーカーが2028〜2030年頃の実用化を目指して猛開発している「真の3D DRAM」は、チップの内部構造そのものが違います。

• 作り方： 3D NANDフラッシュと同じように、「1枚のウエハー（チップ）を製造する段階で、メモリセル（トランジスタやキャパシタ）自体を縦方向に何百層も印刷するように作り込んでいく」技術です。
• コストが安くなる理由： これが実現すれば、HBMのように「後から何枚もチップを重ねる」という高難度で高コストな工程が不要になります。1枚のチップの中にフラッシュメモリ並みの超大容量を詰め込めるため、DRAMのビット単価を劇的に下げることが可能になります。

　つまり、HBMは「平面DRAMを3Dにレイアウトしたもの」であり、業界がコスト破壊の切り札として期待している「製造段階から3D構造の次世代3D DRAM」とは、技術のレイヤーが異なるのです。