中国の半導体技術分野進歩　輸出規制でも進歩できている理由は？

この記事で分かること

中国の半導体技術分野での進歩

　中国のファーウェイ（Huawei Technologies Co.）と半導体受託生産の最大手であるSMIC（Semiconductor Manufacturing International Corp.、中芯国際集成電路製造）は、米国の輸出規制にもかかわらず、半導体技術の分野で着実な進歩を遂げていることが、最新の調査分析で明らかになっています。

　https://www.bloomberg.com/jp/news/articles/2025-12-12/T74P6ZT96OSK00

半導体技術の分野で進歩できている理由は

　米国の輸出規制が続く中で、ファーウェイ（Huawei）とSMIC（中芯国際集成電路製造）が半導体技術で着実に進歩を遂げている背景には、主に以下の4つの要因が組み合わさっています。

---

1. 中国政府による国家的な大規模支援（「中国製造2025」）

米国の規制は、中国の半導体産業に対する「技術的自立（国産化）」を最優先課題として認識させ、国家的な支援と投資を加速させました。

• 巨額の国家資金投入:
  • 中国政府は、半導体産業への投資を目的とした「国家集積回路産業投資基金（通称：大基金）」を設立し、数十兆円規模の資金をファーウェイやSMICを含む国内企業に投入しています。
  • 目標は、2030年までに半導体の自給率を75%に引き上げることとされています。
• 人材育成と確保:
  • 清華大学や北京大学などの主要大学で半導体専門の学部・研究機関を設置し、国家資金を投じた「重点大学プロジェクト」で人材育成を強化しています。
  • さらに、TSMCやSamsungなどの海外企業から、高額な報酬でベテラン技術者を積極的に招聘し、技術開発を加速させています。

2. 既存の製造装置を最大限に活用する技術革新

　米国が輸出を規制しているのは主に最新鋭のEUV（極端紫外線）露光装置です。これに対し、SMICは既に入手可能なDUV（深紫外線）露光装置を活用し、革新的な技術で7nm級のチップ製造を可能にしました。

• マルチパターニング技術の活用:
  • SMICは、DUV装置を用いながらも、露光とエッチングの工程を複数回繰り返すマルチパターニング技術を駆使しています。
  • この手法は、製造コスト増や歩留まりの課題はあるものの、最先端の装置なしに微細化を進めることを可能にしました。
• 技術的なキャッチアップ:
  • SMICが2022年や2023年に達成した7nm級の技術は、TSMCなどが2018年頃に確立した技術に相当しますが、米国の規制下でこれを短期間で実現したことは大きな進歩です。

3. サプライチェーンの垂直統合と国産化推進

　ファーウェイは、米国の制裁によって従来の海外サプライヤーとの取引が制限された結果、国内での半導体サプライチェーン（供給網）構築に巨額の投資を行いました。

• 国内エコシステムへの大規模出資:
  • ファーウェイは、制裁対象となった2019年以降、半導体の設計から製造装置、材料、パッケージングに至るまで、国内の関連企業60社以上に積極的な出資を行っています。
  • これにより、チップの設計（ファーウェイ傘下のHiSiliconなど）と製造（SMIC）の連携を強化し、「自前主義」で半導体を開発・供給できる体制を確立しつつあります。
• 材料・装置の国産化:
  • 露光装置の上海微電子（SMEE）やエッチング装置のAMEC（中微半導体）など、中国国内の半導体製造装置メーカーも国家支援を受けて急速に技術開発を進めています。

4. 制裁が「追い風」になった側面

　規制は一見すると障害ですが、中国企業にとっては「背水の陣」となり、イノベーションを加速させる「追い風」の側面ももたらしました。

• 国内企業の購買促進:
  • 制裁により、中国国内企業は供給の安定性を確保するため、海外製品の代わりに国内の半導体メーカーからの調達を優先する動きが加速しました。これにより、SMICや他の国内メーカーが安定的な受注を得て、技術開発に必要な資金と経験を積むことができました。
• 技術者の集中:
  • 制裁対象となった企業が、技術開発のリソースを国内の重要プロジェクトに集中させ、短期的な目標達成に向けて効率的に動くことができました。

---

　ファーウェイとSMICの進歩は、「国家による巨額の資金と人材の集中」と「既存技術の限界に挑戦する技術革新」、そして「国内での垂直統合型サプライチェーンの構築」という三位一体の戦略によって実現されています。

　この進展により、中国は、最先端の半導体技術分野における技術的な自立を着実に進めていますが、最先端プロセス（5nm以下）では依然として海外勢との技術的な隔たりが残っているのが現状です。

Kirin 9000Sは他社の7nm級チップと比較してどのような性能か

　ファーウェイのKirin 9000Sチップ（SMICの7nm級プロセスで製造）は、米国の制裁下で達成された技術的成果として非常に注目されています。しかし、性能面では、最新のフラッグシップチップと比較すると、約2年〜3年遅れの世代の性能に位置づけられています。

　Kirin 9000Sの性能は、主に以下の競合チップと比較されます。

1. 性能面での位置づけ

比較対象チップ	製造プロセス	性能レベル（目安）	発売時期（目安）
Kirin 9000S	SMIC 7nm級	中間	2023年
Snapdragon 8 Gen 1	Samsung/TSMC 4nm	Kirin 9000Sと近接	2021年末
Snapdragon 888	Samsung 5nm	Kirin 9000Sよりやや劣る	2020年末
Snapdragon 8 Gen 2/3	TSMC 4nm/3nm	Kirin 9000Sより優位	2022年末/2023年末

ベンチマーク結果に基づく比較（Geekbench 6のスコア例）

• Kirin 9000Sのベンチマークスコアは、シングルコアで1,337、マルチコアで4,033程度を記録しているという報告があります。
• このスコアは、主に2021年末に登場したQualcommのSnapdragon 8 Gen 1に匹敵するか、その周辺に位置する性能であると評価されています。
• しかし、最新世代のチップ、例えばSnapdragon 8 Gen 2やGen 3と比較すると、性能は劣っています（2.5）。一部の専門家は、Kirin 9000Sの総合性能は、Samsung 5nmプロセスで製造されたSnapdragon 888よりも若干悪い可能性があるとも指摘しています。

2. Kirin 9000Sの技術的特徴と課題

項目	詳細	競合チップとの違い
CPUコア構造	独自設計のCPUアーキテクチャを採用（P+3M+4A構成など、非対称コア設計）し、高性能と効率性を両立させようとしている。	QualcommやMediaTekはARMの標準コアを使用。
GPU/NPU	独自のGPU（Maleoon 910）を搭載。性能はSnapdragon 8 Gen 1世代に近いが、互換性や最適化が今後の課題。
製造プロセス	SMICの7nm級（N+2）。DUV（深紫外線）露光とマルチパターニング技術で製造。	競合はTSMCやSamsungの4nm、3nmプロセスで、EUV（極端紫外線）露光を使用。
電力効率と熱	7nm級プロセスであるため、競合の4nmや3nmチップと比較して、電力効率や発熱制御の面で不利になる可能性が指摘されている。

　Kirin 9000Sは、米国による規制という非常に厳しい環境下で、中国国内の技術だけでフラッグシップ級のチップを開発・製造できたという点で、極めて大きな意義があります。

　純粋な性能競争においては、現在の世界の最先端チップ（Snapdragon 8 Gen 2やGen 3）からは1〜2世代の遅れがありますが、この制約の中でSnapdragon 8 Gen 1（2021年末のフラッグシップ）に匹敵するレベルを達成したことは、中国の半導体技術が着実に進歩している証拠と言えます。

---

EUVを使用せずこれ以上の微細化は可能なのか

　EUV（極端紫外線）露光装置を使用しなくても、技術的にはある程度の微細化を進めることは可能です。

　しかし、その手法には大きなコストと効率性の課題が伴うため、現時点で最先端の半導体メーカー（TSMCやSamsungなど）がEUVに依存しているのには理由があります。ファーウェイとSMICが行っている微細化戦略は、このEUVに依存しない道を突き進むものです。

1. DUVによる多重露光技術の活用 (マルチパターニング)

　EUVを使わずに微細化を達成する主要な手段は、従来のDUV（深紫外線）露光装置と、露光とエッチングの工程を何度も繰り返す多重露光（マルチパターニング）技術を組み合わせる方法です。

技術名称	概要	達成可能な微細度
SAQP (自己整合型クオドルプルパターニング)	露光とエッチングの工程を4回繰り返すことで、元の露光装置の解像度よりも細かいパターンを形成します。	5nm級（ファーウェイが特許出願）
SAOP (自己整合型オクタプルパターニング)	露光工程を8回繰り返すことで、理論的にはさらに微細な10nmピッチ（さらに先の世代）も可能とされます。	将来の極限

SMICの事例

　SMICがファーウェイ向けのKirin 9000Sチップ（7nm級）製造に用いたとされる「N+2」プロセスや、次に目指しているとされる「N+3」プロセスは、このDUVとマルチパターニング技術の進化版です。

2. EUVなしでの微細化の限界と課題

　EUVを使わない手法は、技術的な自立という点で重要ですが、量産化と競争力においては以下の大きな課題があります。

課題	内容	競争力への影響
製造コストの増大	工程（露光回数）が爆発的に増加するため、1枚のウェハーの製造にかかるコストが大幅に上昇します。	TSMCなどのEUV使用チップに比べて、価格競争力が低下します。
歩留まりの低下	露光回数が増えるほど、各工程でのわずかなズレや欠陥が累積し、良品率（歩留まり）が低下します。	大量生産（マス・プロダクション）が難しくなります。
スループットの低下	工程数の増加は、チップを製造するのにかかる時間（タクトタイム）を延ばし、生産能力（スループット）を低下させます。
技術的な限界	5nmの次の世代（3nm、2nm）のチップは、トランジスタ構造がFinFETからGAAFET（全周ゲート）へと大きく変わるため、DUVの多重露光だけで対応するのは極めて困難になると見られています。

まとめ

• 技術的には: DUVとSAQP/SAOPなどのマルチパターニング技術を極限まで進化させることで、5nm級まではEUVなしでも到達可能であると示唆されています。
• 現実的には: DUVでの微細化は、製造コストが非常に高く、歩留まりの安定化も難しいため、経済的な大量生産や世界の最先端チップ（3nm以下）との競争には非常に不利となります。

　ファーウェイとSMICの進展は、米国の制裁下での「技術的独立」という目標達成には貢献していますが、商業的な競争力を確立するには、EUVに代わる、より効率的な国産露光技術の開発が不可欠です。