自己整合と微細接続

この記事で分かること

自己整合と微細接続

　国際学会「IEEE/JSAP Symposium on VLSI Technology and Circuits（VLSI 2026）」において、ソニーセミコンダクタソリューションズ（SSS）とベルギーの国際研究機関imecは、次世代の3Dチップ積層（3D集積）に向けた高密度な裏面インターコネクト（Backside Interconnect）技術を共同開発したと発表しました。

　従来のTSV（シリコン貫通電極）プロセスが抱えていた製造・電気的特性の課題をクリアする、極めて実用性の高いブレイクスルーとして注目を集めています。

　前回は裏面接続技術の概略に関する記事でしたが、今回は自己整合など今回発表された技術の詳細に関する記事となります。

自己整合とは何か

　半導体製造における自己整合（セルフアライメント：Self-alignment）とは「露光装置（カメラ）で外から精密に位置を狙うのではなく、すでにある立体構造を『ガイド（型）』として利用し、次のパターンの位置が自動的に（勝手に）ぴったり決まるようにする技術」です。

　微細化がナノメートル（nm）単位に達している現代の半導体プロセスにおいて、不良品を出さずに大量生産（高歩留まり）を行うための必須のテクニックです。

1. なぜ「自己整合」が必要なのか

　半導体は、ウエハの上に「回路のパターンを光で焼き付けて（露光）、削る」という工程を何十回も積み重ねて作ります。

　従来の方式（外部アライメント）では、2層目、3層目のパターンを重ねる際、露光装置のメカニズムを使って「1層目の位置に合わせて超精密に狙い撃ち」していました。

　しかし、回路が数ナノメートルレベルまで細くなると、どれだけ最先端の露光装置を使っても、機械的な「重ね合わせ誤差（位置ズレ）」をゼロにすることはできません。

　もし狙いが1〜2ナノメートルでもズレると、本来つながるべきではない回路同士が接触してショート（短絡）したり、断線したりして、チップが丸ごとゴミになってしまいます。

2. 自己整合の仕組み（代表例：自己整合ゲート）

　この問題を「構造の工夫」で解決するのが自己整合です。最も古典的かつ強力な例である「自己整合ゲートプロセス」を例に挙げます。

1. まず基準を作る： シリコン基板の上に、まず「ゲート（電流の門）」の立体構造をぽつんと作ります。
2. そのまま全体に処理を行う： 上から全面にイオン（不純物）を吹き付けます。
3. 自動的に位置が決まる： ゲートがある場所はそれが「盾（マスク）」となってイオンを遮り、ゲートの真横の隙間にだけ自動的にイオンが注入されて「ソース・ドレイン（電極）」が形成されます。

　外から位置を狙ってイオンを打ち分けたわけではないため、ゲートと電極の位置関係は「物理的にズレようがない」完璧な状態で一発で決まります。これが自己整合の基本概念です。

3. ソニーとimecの技術における「自己整合」

　ソニーとimecの裏面接続技術（local BDI）でも、この賢いアプローチが活きています。

　ウエハの裏面から表面の回路に向けて、ひっくり返した状態で垂直な穴（ナノTSV）を開けるのは至難の業です。

　そこで彼らは、表面の回路側に「穴が少々ズレて突っ込んできても、余計な場所に電気が漏れないような絶縁構造」をあらかじめ自動的に形成（自己整合）されるように設計しました。

　これにより、裏面からの穴あけ加工が多少斜めになったりズレたりしても、接続エラーが起きない「製造プロセス上のゆとり（寛容さ）」を生み出すことに成功したのです。

自己整合の主なメリット

• リソグラフィの限界突破： 露光装置の機械的な精度限界を超えた、より微細な回路を作れる。
• 歩留まり（良品率）の劇的向上： 多少のズレを構造がカバーしてくれるため、製造エラーが激減する。
• コスト削減： 毎回ガチガチの超高精度アライメントを要求されないため、量産ラインが安定する。

なぜ自動的に位置が決まるのか

　「自動的に決まる」というのは、機械が超精密に狙いを定めているわけではなく、「物理的な壁」や「化学的な性質の違い」を利用して、物理法則に従うとそこにしか収まらない状態を作っているからです。

　半導体の製造現場では主に以下の3つのメカニズム（仕掛け）が使われています。

1. 既存の構造を「盾（マスク）」にする

　すでにウエハ上にある立体構造をそのまま「日傘」や「盾」として使います。

• 仕組み： 上から材料やイオン（不純物）を全面にまっすぐ吹き付ける際、すでに作ってある構造の真下には届きません。結果として、「構造の影」になった部分以外にだけ、自動的かつ寸分のズレもなく材料が配置されます。外から位置を狙い撃ちしたわけではなく、ただ上から全体に浴びせただけです。

2. 「縦に削る」と「均一に膜を張る」の組み合わせ（スペーサー形成）

　回路の「横壁」にだけ、数ナノメートルという極薄の別の材料を貼り付けたいときに使われる、パズルのようなテクニックです。

仕組み

1. まず、凸凹のある構造の上に、均一な厚みの膜を全体に張ります。

2. 次に、「真上から真下に向かってだけ強力に削る」特殊なエッチング（異方性エッチング）を行います。

3. すると、平らな床や頂上の膜はすぐに削り落とされますが、縦の壁に張り付いていた膜だけは（上から見ると壁の高さ分の厚みがあるため）削り残されます。これにより、元の構造の横壁にピッタリ沿ったパターンが自動的に出来上がります。

3. 特定の相手としか反応しない「化学的選択性」を使う

　材料ごとの化学的な相性を利用する方法です。近年の最先端プロセスで非常に重視されています。

• 仕組み： 例えば、「金属の上には成長するけれど、絶縁体（プラスチックやガラスの層）の上には一切くっつかない」という特殊なガス（エリア選択成膜：ASD）を使用します。これをウエハ全体に吹き付けると、位置を機械で制御しなくても、金属が露出している部分にだけピンポイントで自動的に新しい材料が積み上がります。

　凸凹の文字が彫られた「ハンコ」にインクをベタッと塗るようなものです。インクを塗る手の位置が数ミリズレていようが、全体に塗れば「出っ張っている文字の部分だけ」に自動的にインクが付きます。

　半導体製造における自己整合とは、この「物理的な影」「削り残し」「化学的な好き嫌い」を設計段階で巧みに計算し、「そこにしか物理的に形が作れない状況」を意図的に作り出す高度な知恵です。

なぜ極微細なサイズにできたのか

　ソニーとimecの技術が「100nm未満（sub-100nm）」という極微細な裏面接続を達成できた理由は、単に「細い穴をあける技術を高めた」からではありません。

　最大の理由は、先述の「自己整合（セルフアライメント）を用いた新しい絶縁構造（local BDI）」を開発したことで、製造上の無理（限界）を構造の工夫で解消したからです。具体的には以下の2つのブレイクスルーが効いています。

1. 回路の「真上」に重ねて配置できるようになった

• 従来の課題： 従来の裏面接続では、位置ズレによるショートや電流リークを恐れて、接続用の穴（TSV）をデリケートなトランジスタ（アクティブ領域）から離して配置するか、極限まで細く削るしかありませんでした。
• 今回の解決策： 穴が多少ズレて突っ込んできても、物理的な形状と等方性エッチング（化学処理）の組み合わせによって、勝手に完璧な絶縁膜が形成される仕組み（local BDI）を開発しました。
• 結果： 位置ズレへの許容度が3倍に広がったため、トランジスタの「真上」や「すぐ横」の超至近距離に重ねて穴を配置できるようになり、結果として接続部全体のサイズを100nm未満にまで一気に凝縮できました。

2. 穴の形に「ゆとり」を持たせ、金属の目詰まりをなくした

• 従来の課題： 接続部を微細化しようと穴を細くすると、ストローのように細長くなりすぎて（高アスペクト比）、内部に配線となる金属（導電材料）をきれいに埋め込めず、空洞ができて断線や抵抗値上昇を招いていました。
• 今回の解決策： 自己整合のおかげでアライメントに余裕ができた結果、穴の上下の口径（寸法）をあえて50%大きく広げる設計のゆとりが生まれました。
• 結果： 穴のフットプリント（配置スペース）は極小に保ったまま、金属を流し込みやすい形状に変えることができたため、金属が隙間なくきれいに埋まり、微細化しても電気をスムーズに通す（低抵抗・低リーク）ことに成功したのです。

　位置ズレしても壊れない無敵の絶縁構造（自己整合）を作ったことで、回路のギリギリまで攻めた配置が可能になり、かつ穴自体は金属を埋め込みやすい理想的な形状に最適化できたためです。