パッケージの種類：ウエハレベルパッケージ

この記事で分かること

パッケージの種類：ウエハレベルパッケージ

　パッケージ基板とは、半導体チップ（ダイ）を載せ、マザーボードなどのメイン基板に接続するための中継基板のことです。半導体チップは非常に微細な端子を持ち、そのまま一般的なプリント基板（PCB）に直接実装することは極めて困難です。

　そこでチップとマザーボードの間に介在し、電気信号を橋渡しする役割を持つのがパッケージ基板です。

　従来の半導体の微細化による性能向上が限界に近づく中、半導体の先端パッケージング技術じゃビルドアップ多層構造による高密度・微細配線が求められ、半導体性能向上の新たな競争軸となっています。

　前回はCSPに関する記事でしたが、今回はウエハレベルパッケージ（WLP)に関する記事となります。

WLP (Wafer Level Packageとは何か

　WLP（Wafer Level Package：ウエハレベルパッケージ）とは、半導体の製造工程において、シリコンウエハの状態（個々のチップに切り離す前）のまま封止（パッケージング）や端子形成を行う技術のことです。　

　従来の方式では、ウエハを四角く切り出してから（ダイシング）、一つひとつのチップに対して基板への実装や樹脂封止を行っていました。それに対し、WLPは「ウエハの状態で一括してパッケージを完成させてから、最後に切り離す」という逆転の発想をとっています。

従来のパッケージングとのプロセス比較

• 従来方式： ウエハ製造→ ダイシング（個片化）→ パッケージング（組み立て）
• WLP方式： ウエハ製造 →パッケージング（一括処理）→ダイシング（個片化）

WLPの主な2つの種類

　WLPは、外部接続用の端子（バンプ）を配置するエリアの違いによって、主にFan-In（ファンイン）型とFan-Out（ファンアウト）型の2種類に大別されます。

1. Fan-In WLP（主にWLCSPと呼ばれるもの）

• 構造： チップのサイズ（面積）の内側にすべての端子を収める構造。
• メリット： パッケージの大きさがチップのサイズと全く同じになるため、極限までの小型化・薄型化が可能です。
• デメリット： チップ自体が小さくなると、配置できる端子の数（I/O数）が物理的に限られてしまいます。

2. Fan-Out WLP（FO-WLP）

• 構造： 一度切り離したチップを少し隙間を空けて並べ直し、樹脂で固めて「擬似的なウエハ」を作った上で配線層を形成します。これにより、端子をチップの外側の領域（Fan-Outエリア）まで広げて配置できます。
• メリット： チップ面積が小さくても多くの端子を持たせることができ、複数の異なるチップ（高周波チップやメモリなど）を1つのパッケージにまとめることも容易です。
• 用途： スマートフォンのアプリケーションプロセッサ（AP）や、近年の高性能AI半導体などで主流となっています。

WLPを採用するメリット

• 超小型・薄型化： パッケージ基板（サブストレート）やワイヤーボンディング用のスペースが不要なため、実装面積を大幅に削減できます。
• 優れた電気特性・高速化： チップから端子までの配線長が最短になるため、信号の伝送ロスやノイズ（インダクタンス）が劇的に減り、処理速度が向上します。
• 量産時のコスト効率： ウエハ上の数百〜数千個のチップを一括でパッケージングできるため、量産規模が大きくなるほど1個あたりの製造コストを抑えられます。

WLPのデメリット・課題

• テスト（検査）の難しさ： 個片化する前に正常に動作するかをウエハ状態でテストする必要があり、高度な検査技術が必要です。
• 多品種少量生産には不向き： 専用のマスクや製造ラインが必要になるため、生産量が少ない場合は従来のパッケージ方式よりもコストが高くなってしまいます。

　WLPは、スマートフォンの薄型化や、近年のAI・データセンター向け半導体で求められる「チップレット（複数のチップを1つにまとめる技術）」を進化させる上で、なくてはならない中核技術（後工程の主役）となっています。

ウエハの状態で様々な用途のチップを作成しておくのか

　結最初から1枚のシリコンウエハの上に、異なる用途のチップ（例：CPUとメモリなど）を混ぜて作り込むわけではありません。

　製造プロセス（前工程）の段階では、「1枚のウエハには、同じ種類のチップだけ」をきっしりと敷き詰めて作ります。

　なぜ「ウエハの状態で様々なチップを組み合わせられる（WLP）」と言われるのかというと、後工程で「バラバラのチップをもう一度ウエハの形に並べ直すから」です。

　具体的には、以下のような手順（特にFan-Out WLPやチップレット技術）を踏んでいます。

実際の製造ステップ

1. 別々のウエハで作る（前工程）
   • ロジック（CPU）用のウエハ、メモリ（HBM）用のウエハなど、用途ごとに最適な工場・プロセスで別々にウエハを製造します。
2. 一度バラバラにする（ダイシング）
   • それぞれのウエハをカットして、個々のチップ（ダイ）に切り離します。この時点で不良品は排除します。
3. ウエハの形に並べ直す（再構成ウエハ）
   • ここがWLPの面白いところで、別のダミーのウエハ（キャリア）の上に、先ほど切り離した「CPUのチップ」と「メモリのチップ」を隣り合わせに綺麗に並べ直します。
   • それを樹脂で固めることで、異なるチップが混在した新しい「擬似的なウエハ（再構成ウエハ）」を作り出します。
4. ウエハ状態で一括配線（後工程）
   • この混ぜ合わされたウエハの状態で、チップ同士を繋ぐ微細な配線や端子を一括で作ります。

なぜ最初から1枚のウエハで混ぜて作らないのか？

　理由は、チップによって「作り方（レシピ）」が全く異なるからです。

• CPUなどの最先端ロジック： 2nmや3nmといった極限の微細化が必要（コストが非常に高い）。
• メモリやアナログ回路： そこまでの超微細化は必要なく、むしろ別の材料や構造が必要。

　これらを1枚のウエハに同時に作り込もうとすると、製造工程が複雑になりすぎてコストが跳ね上がり、歩留まり（良品率）も壊滅的になってしまいます。

　そのため、「一番得意な方法で別々に作ってから、WLPの技術を使ってウエハサイズでガッチャンコする」のが現在のトレンドとなっています。

ダミーのウエハとインターポーザの違いは何か

　ダミーのウエハ（キャリアウエハ）とインターポーザの最も大きな違いは、「製造途中で剥がして捨てる（再利用する）一時的な土台」か、「最終製品の中に組み込まれる配線基板」かという点です。

　どちらも半導体の後工程（パッケージング）で重要な役割を果たしますが、目的も性質も全く異なります。

1. ダミーのウエハ（キャリアウエハ）とは

　役割：製造プロセス中の「一時的な土台（治具）」

　Fan-Out WLPなどでバラバラのチップを綺麗に並べ直す際や、ウエハを極限まで薄く削る際、そのままではペラペラで割れたり動いたりしてしまい、製造装置で扱えません。

　そこで、一時的にチップやウエハを貼り付けて支えるための強固な「板」が必要になります。これがダミーのウエハ（キャリアウエハ）です。

• 特徴： ガラスやシリコン製のただの平らな円盤です。基本的には配線などの回路は一切ありません。
• 最終製品には： 残りません。 チップの固定や配線層の形成が終わったら、熱やレーザーで接着剤を溶かして綺麗に剥がされます（デボンド）。剥がされたウエハは洗浄して再利用されます。

2. インターポーザ（Interposer）とは

　役割：チップと基板を繋ぐ「高密度な中間配線基板」

　例えば、最先端のCPUとHBM（超高速メモリ）を隣り合わせに高密度で接続したい場合、従来のプリント基板（サブストレート）では配線が太すぎて細かな信号線を繋ぎきれません。そこで、チップと基板の間に挟む、微細な配線層を持った中継基板が「インターポーザ」です。

• 特徴： それ自体にシリコン（Si）や有機材料が使われ、内部に目に見えないほど微細な配線や、表裏を貫通する電極（TSV：シリコン貫通ビア）が作り込まれています。
• 最終製品には： ガッツリ残ります。 チップ同士、あるいはチップとマザーボードを結ぶ神経網として、パッケージの中にそのまま封じ込められます。

違いのまとめ

比較項目	ダミーのウエハ（キャリア）	インターポーザ
主な目的	チップやウエハを搬送・加工するための物理的な補強	異なるチップ同士を高密度に結ぶ電気的な接続
配線の有無	なし（ただの平坦な板）	あり（超微細な配線や貫通電極がある）
最終製品に	残らない（途中で剥がして回収する）	残る（製品の一部として組み込まれる）
主な素材	ガラス、シリコン	シキロン、有機樹脂、ガラス

　WLPでは、「ダミーのウエハ（キャリア）の上でチップを並べ直して、その上にインターポーザのような微細な配線層を一括で作る」という形で、両方の技術が組み合わせて使われています。

WLPではチップはどの基板に接続するのか

　WLP（ウエハレベルパッケージ）で作られたチップが最終的にどの基板に接続されるかは、WLPのタイプや用途（スマホ用か、AI・データセンター用か）によって主に2つのパターンに分かれます。

　最大の特徴は、多くのWLPにおいて「中間のパッケージ基板を無くして、メインの基板に直接つなげる」点にあります。

パターン1：マザーボード（製品のメイン基板）に直接接続

【対象】Fan-In WLP（WLCSP）や、スマートフォン向けの一般的なFan-Out WLP

• 接続先： スマホやガジェットの内部にある「マザーボード（PCB：プリント配線板）」です。
• 仕組み： ウエハプロセスの中で、チップの表面に再配線層（RDL）という極薄の回路を形成し、その上に直接ハンダボール（バンプ）を並べます。
• メリット： 従来必要だった「パッケージ基板（サブストレート）」を完全に省略できる（基板レス）ため、極限まで薄く・小さくしてマザーボードに直接実装できます。

パターン2：パッケージ基板（有機サブストレート）に接続

【対象】AI半導体や高性能サーバー用など、大型・高密度なFan-Out WLP

• 接続先： チップとマザーボードの中間に入る「パッケージ基板（有機サブストレート）」に一度接続されます。
• 仕組み： チップレット技術などのように、複数のチップをウエハ上で超微細に高密度接続（Fan-Out処理）した巨大な1つの「チップの塊」を作ります。これを、さらに一回り大きなパッケージ基板の上に載せてハンダ付けします。
• なぜ直接マザーボードに載せないのか： AI用などの大型チップは端子の数が数千〜数万個と多すぎるため、マザーボードの粗い配線では直接受け止めきれないからです。一度パッケージ基板で端子の間隔を広げてから、最終的にマザーボードへ載せます。

---

• スマホの部品など（小型・薄型重視）： パッケージ基板は使わず、マザーボードへ直接接続。
• AI・高性能プロセッサ（多機能・高密度重視）： ウエハ上でチップ同士を繋いだ後、パッケージ基板へ接続。

　WLPの「ウエハ上で配線（RDL）を作れる」という強みを活かすことで、中間に挟む基板をスキップしたり、より強固な複合チップパッケージを作ったり柔軟に変化させています。