DRAM価格の高騰：AMDの対応策

この記事で分かること

DRAM価格の高騰：AMDの対応策

　現在、メモリ市場では、主要メーカー（サムスン、SKハイニックス、マイクロン）がこぞって利益率の高いHBM（広帯域メモリ）へ生産能力をシフトさせていることや、価格操作の疑いによる集団訴訟が起きるほどの供給逼迫が重なり、通常のDRAM調達コストまでが跳ね上がっています。

　AMD、アップルなどの大手メーカーは様々な手段でDRAMの使用量減少を目指す動きを続けています。特により安価なフラッシュメモリを使用することで、コストの削減を検討しています。

なぜDRAM価格が、高騰しているのか

　現在、DRAM市場で起きている「5倍もの価格高騰」は、単なる一時的な需給の波（シリコンサイクル）ではありません。背景には、AIブームがメモリの製造現場そのものを根底から作り変えてしまった、構造的なサプライチェーンの歪みがあります。

　市場調査（TrendForceやCounterpoint Research等）の最新データを見ても、2026年第1四半期だけでDRAMの契約価格が前四半期比で90%以上も跳ね上がるなど、異次元の暴騰を記録しています。

　かつてサーバー総コストの約50%だったDRAMの占める割合（BOM比率）は、2026年現在、平均して約75%（最大90%）にまで達しており、データセンター構築において最も高価なコンポーネントと化しています。

1. HBMによる「ウエハーキャパシティ」の容赦ない侵食

　最大の原因は、AIアクセラレータ（GPU等）の相棒であるHBM（広帯域メモリ）に、主要メーカー（サムスン、SKハイニックス、マイクロン）がこぞって最先端の生産ラインを割り当てていることです。

• ウエハー占有率の急増： DRAMの全ウエハー生産量に占めるHBMの割合は、2020年のわずか2%から、2026年には推定25%にまで膨れ上がっています。
• 「歩留まりと面積」のダブルパンチ： HBMは、通常のDRAMチップ（ダイ）を垂直に何層も積層する非常に複雑な構造です。単体の面積（ダイサイズ）が汎用DRAMの2倍以上大きいだけでなく、製造の歩留まり（良品率）が著しく低いため、「ウエハーを大量に消費するわりに、市場に出回るメモリ容量（ビット数）が全然増えない」という構造的なブラックホールになっています。

　結果として、PCや一般サーバー向けの標準的なDRAM（DDR4/DDR5）に回されるウエハーが物理的に足りなくなっています。

2. AIワークロードの変質：学習から「推論（Inference）」へ

　2024年頃までの「AIモデルを学習させるフェーズ」では、主にGPUとHBMの超高速帯域だけが注目されていました。

　しかし、2025〜2026年にかけて「膨大なユーザーのリクエストをさばく推論フェーズ」へとトレンドがシフトしたことで、メモリの需要環境が激変しました。

• 大規模言語モデル（LLM）の推論をスケールアウト（大量並列処理）させるには、HBMだけでなく、コンテキスト（文脈）を保持するための大容量な汎用サーバー用DRAM（DDR5 RDIMMなど）が数テラバイト規模で必要になります。
• これにより、これまで「AIとは無縁」と思われていたコモディティ（汎用）DRAMへの需要までが、ハイパースケーラー（AWS、Google、Microsoft等）によって根こそぎ買い占められる事態が起きています。

3. 増産投資（Capex）のタイムラグと「供給ディシプリン」

　「価格が上がるなら工場を建てて増産すればいい」と考えがちですが、メモリ業界には特有の障壁があります。

• クリーンルームとEUVの壁： 最先端DRAM（SKハイニックスの1cノードなど）の製造には、EUV（極端端紫外線）露光装置をはじめとする超高額な設備と、高度な3Dパッケージング工場の拡張が必要です。これらのリードタイムは12〜18ヶ月におよび、「増産を決意してから実際に市場にビットが供給されるまで数年かかる」のが実態です。
• メーカー側の慎重姿勢（供給ディシプリン）： 2022〜2023年頃の歴史的なメモリ大赤字を経験した主要3社は、安易な過剰投資を極限まで嫌っています。市場を3社で90%以上握る「事実上の寡占状態」であるため、供給を意図的にタイトに保つ戦略が働きやすく、これが足元では（一部で価格操作の集団訴訟が起きるほどの）強力な価格支配力につながっています。

4. レガシー製品（DDR4）の生産打ち切りによる枯渇

　市場が最新のDDR5やHBM4の立ち上げに血眼になる一方で、世界中の既存データセンター、企業内PC、産業用機器には、いまだに膨大な数のDDR4が稼働しています。

　メーカー各社が古い製造ラインを次々と先端ノード（DDR5/HBM用）へ転換（コンバージョン）したため、DDR4の供給量が急激に先細りしました。

　しかし需要が根強く残っているため、レガシー品であるはずのDDR4までもが皮肉なことに歴史的な価格暴騰を起こし、サプライチェーン全体のコストを底上げしています。

---

　「AIがHBMの生産ラインを占有して一般DRAMの取り分を奪った」ところに、「AI推論の普及で一般DRAMも大量に必要になった」という、需要の爆発と供給の収縮が同時に起きたパーフェクト・ストームが原因です。

　マイクロンが「供給が需要に追いつくのは2028年以降になるかもしれない」と言及しているように、この高物価サイクルはしばらく続く可能性が極めて高いと見られています。

このメモリの圧倒的な供給不足とコスト高に対して、サーバーを調達する立場（ITインフラやクラウド事業者）の目線から見ると、非常に頭の痛い局面が続いています。

AMDの代替方法は

　AMDが推進しているDRAM高騰への対抗策（代替方法）の核心は、「AI駆動型の予測メモリ階層化（Predictive Memory Tiering）」です。

　AMDは2026年6月に、この分野のパイオニアであるスタートアップ企業「MEXT（メクスト）」を買収し、同社の技術をEPYC CPUやInstinct GPUといった自社のデータセンター向けポートフォリオへ統合する戦略をとっています。具体的な仕組みとメリットは以下の通りです。

1. AIによるアクセスパターンの「先読み」

　MEXTが開発した「Predictive Memory Engine」というAIモデルが、システムのメモリ（DRAM）へのアクセスパターンをリアルタイムで常時分析します。「次にどのデータ（メモリページ）が必要になるか」を高度に予測するのが最大の特徴です。

2. 安価なフラッシュ（NAND）をDRAMの身代わりにする

　データすべてを高価なDRAMに載せるのではなく、アクセス頻度の高いデータ（ホットデータ）だけをDRAMに残し、それ以外のデータ（コールドデータ）は桁違いに安価な3D NANDフラッシュストレージへと退避させます。

　そして、AIが「次に必要になる」と予測したデータを、アプリから要求される直前にフラッシュからDRAMへと先回りして移動（プロアクティブ・トランスファー）させます。

3. ソフトウェア側の改修が「不要」

　この一連の制御はOSやアプリケーションに対して完全に透過的（トランスペアレント）に行われます。

　つまり、システム側からは「超大容量のDRAMがそこにある」ように見えるため、既存のAIモデルやソフトウェアのコードを一切書き換えることなく、そのまま利用できます。

---

物理的に高価なDRAMの搭載量を増やすのではなく、「AIによるソフトウェア制御の力で、安価なフラッシュメモリをDRAMのように振る舞わせる」というのがAMDのアプローチです。

　これにより、パフォーマンスの低下を最小限に抑えつつ、データセンター全体のメモリ容量を劇的に拡大し、総所有コスト（TCO）を大幅に削減することを目指しています。

どのように必要となるデータを予測するのか

　AMD（旧MEXT）のPredictive Memory Engine（PME）が、DRAMより物理的に500倍も遅いNANDフラッシュの遅延を感じさせずにデータを先読みできるのは、単なる固定のルールではなく、「リアルタイムの行動観察」と「複数AIモデルの動的スイッチング」を組み合わせた高度なソフトウェアアーキテクチャを備えているからです。

　具体的には、以下の4つのアプローチによって必要となるデータを予測しています。

1. メモリページ単位の「リアルタイム行動観察」

　アプリケーションの実行中、PMEはメインメモリ（DRAM）に対するアクセスパターンを「メモリページ（OSがメモリを管理する数KB〜数MB単位の塊）」の粒度で常時モニタリングします。

　どのデータが、どのタイミングで、どういった順番（シーケンス）で呼び出されたかの履歴を、システムの裏側で細かく記録・分析しています。

2. 「AI予測モデル群（ファミリー）」の動的切り替え

　PMEのコアには、単一のAIではなく特性の異なる複数の予測モデル（アルゴリズム群）が控えています。

　データセンターで走るプログラムは、AIの「推論」もあれば「大規模データベース（Neo4jなど）の検索」「仮想化サーバー」など様々で、データの動き方もバラバラです。

　PMEは現在のワークロードの特性を検知し、最も予測的中率の高いモデル（またはその組み合わせ）を自動で選定・適用します。

3. 古典的ルール（LRU）のインテリジェント化

　従来のOSは「直近で一番使われていないデータを追い出す（LRU: Least Recently Used）」といった単純なルールでメモリを管理していました。

　PMEはこの地盤にAIを掛け合わせ、「過去のアクセス周期」や「データAが呼ばれた後に、高確率で連鎖して呼ばれるデータB・Cの相関関係（連続性）」を学習します。

　これにより、「今は眠っている（コールド）が、10秒後に確実に最前線で必要になるデータ」を正確に割り出します。

4. リアルタイムの「答え合わせ」（フィードバック・ループ）

　AIの予測に基づいて、データが実際にアプリケーションから要求される直前に、フラッシュからDRAMへと先回りしてデータを移動（プリフェッチ）させます。

　このとき、予測が「的中したか・外れたか」をシステムはミリ秒単位で常に評価。このリアルタイムなフィードバックをモデルに食わせることで、アプリケーションの挙動が途中で変わっても、予測精度をその場で自律的にチューニングし続けます。

　この「予測の答え合わせ」と「モデルの自動切り替え」という二重の仕掛けによって、アプリケーション側には一切の変更を加えることなく、安価なフラッシュメモリをDRAMの広大な延長線上としてシームレスに認識させています。

この「ソフトウェアとAIによる力技の先読み」は、データセンターのTCO（総所有コスト）削減に劇的な効果をもたらしますが、限界として「一瞬の遅延も許されない超高速なAIモデルの『学習（トレーニング）』」には物理的に向きません。