超低誘電率材料による信号の伝達遅延削減

この記事で分かること

1. 超低誘電率材料(ULK)の種類

炭素を混ぜて分子をスカスカにしたSiOC系材料や、そこにナノサイズの穴を開けて空気を含ませた多孔質SiOCが主流です。また、配線間に完全な空洞(空気の層)を作るエアーギャップも究極の手法として使われます。

2. メチル基の組み込み方

あらかじめメチル基(-CH3)を持つ有機シラン系ガスを原料にします。プラズマCVD法を用い、Siとメチル基の結合を壊さずに網目構造へ取り込むことで、立体的な隙間の多いスカスカな膜を形成します。

3. ポロゲンとは何か

半導体膜にナノサイズの穴をあける「犠牲材料」です。成膜時に混ぜ、後から熱や紫外線で気化させて追い出すことで、内部に空気(誘電率1.0)の隙間を作り出し、絶縁膜全体の誘電率を劇的に引き下げます。

超低誘電率材料による信号の伝達遅延削減

 Huawei(華為技術)はIEEE国際回路システムシンポジウム(ISCAS 2026)で「タウ(τ)スケーリングの法則」を発表しています

 これは米国の制裁によってASML製の最先端EUV(極端端紫外線)露光装置を調達できない同社が、「物理的な回路の細さ(nm)」ではなく「信号の伝達遅延(時間:τ」の削減を軸に据えた新しい指標です。

 前回はτスケーリングの法則の概略と信号の伝達遅延削減可能な技術としての配線金属に関する記事でしたが、今回は超低誘電率材料に関する記事となります。

超低誘電率材料にはどんなものがあるのか

 半導体の絶縁膜において、静電容量 C を下げて配線遅延(τ)を削るために不可欠な「超低誘電率(Ultra-low k、通称:ULK)材料」。一般的に、従来の二酸化ケイ素(SiO2、誘電率 k 4.0)に対し、k値が 2.5 以下の材料を指します。

 ULK材料は、大きく分けると「材料そのものの性質(分子構造)」を変えるアプローチと、「物理的に隙間(空隙)を空ける」アプローチの2つに分類されます。代表的な材料は以下の通りです。

1. SiOC系材料(炭素ドープ酸化ケイ素)

 現在、最先端半導体の絶縁膜として最も広く普及している主流の材料です。

  • 仕組み: SiO2(シリコンと酸素のネットワーク)の中に、メチル基(-CH3)などの炭素(C)を意図的に組み込みます。
  • なぜ低誘電率か: 炭素や水素は、シリコンや酸素に比べて「電気的に偏りにくい(分極しにくい)」という性質があります。また、メチル基が組み込まれることで分子の構造がスカスカになり、密度が下がるため、k値を 2.8〜3.0 程度まで下げられます。
  • 代表例: ブラックダイヤモンド(Black Diamond:アプライドマテリアルズ社製)、オーロラ(Aurora:ASMインターナショナル社製)などの商品名で知られるCVD(化学気相成長)膜。

2. 多孔質(ポーラス)SiOC材料

 SiOCの分子構造を工夫し、さらに人工的な「ナノサイズの微細な穴(ポア)」を無数に開けた材料です。現在の「超低誘電率(k≤2.5)」と呼ばれる領域の主役です。

  • 仕組み: 膜を成膜する際、熱を加えると気化して消える物質(ポロゲン)を混ぜておき、後から熱やUV(紫外線)を照射してその物質を追い出すことで、膜の中に直径数ナノメートルの「蜂の巣のような空洞」を作ります。
  • なぜ低誘電率か: 「空気」の誘電率は最も低い 1.0 です。そのため、膜の中に空気(空隙)を混ぜれば混ぜるほど、全体の誘電率は劇的に下がります。これにより、k 値を 2.2〜2.5 程度、研究レベルではさらにその下まで下げることが可能です。

3. 有機系ポリマー(樹脂材料)

 シリコン(無機物)ベースではなく、完全に「プラスチック(有機樹脂)」の仲間で絶縁膜を作るアプローチです。

  • 仕組み: フッ素(F)を導入した芳香族ポリマーや、耐熱性の高いポリイミド樹脂などが使われます。フッ素は非常に電子を引きつける力が強く、分子全体の分極を抑えるため誘電率が低くなります。
  • なぜ低誘電率か: 材料そのものの分子構造由来で、k 値は 2.2〜2.6 程度になります。
  • 特徴: 主にスピンコート(液体をウェハに垂らして回転させて伸ばす、塗布型:SOD)で形成されます。ただし、無機膜に比べて熱に弱く、加工時のプラズマで壊れやすいという弱点があります。

4. エアーギャップ(究極のULK)

 材料というよりも「構造」の技術ですが、最先端プロセスで導入が進む究極の手法です。

  • 仕組み: 配線と配線の間に材料を一切埋め込まず、意図的に「完全な空洞(空気の層)」を形成します。
  • なぜ低誘電率か: 誘電率 1.0 の空気をそのまま絶縁体として使うため、理論上これ以上ない最高の低誘電率化(τの削減)が達成できます。IntelやTSMCの最先端ロジックや、最先端のDRAM配線層などで一部実用化されています。

開発の難しさ

 穴だらけにして k 値を 1.5 くらいにすればいいのでは?」考えがちですが、半導体製造の最大のジレンマがあります。

「誘電率を下げる(スカスカにする)ほど、材料が脆くなる」

 穴だらけの材料は、上から超高密度でチップを積層する際(3Dパッケージングなど)の圧力に耐えられず、潰れたり剥がれたりします。また、微細な配線溝を掘る際のプラズマガスによって、中の空洞が破壊されてしまう問題もあります。

 そのため、現在の半導体業界(imecや各メーカー)では、「脆くならずに、いかに k 値を2.0付近まで下げるか」という、ナノレベルの材料骨格の補強(UVキュア技術など)が激しい開発競争の焦点となっています。

超低誘電率材料(ULK)は、主に炭素を混ぜて分子をスカスカにしたSiOC系材料や、そこにナノサイズの穴を無数に開けて空気(誘電率1.0)を含ませた多孔質SiOCがあります。配線間に完全な空洞を作るエアーギャップ構造も究極の手法です。

どのようにメチル基を組み込むのか

 超低誘電率材料(ULK)の主流である「SiOC膜」を作る際、メチル基(-CH3)を組み込むには、主にCVD(化学気相成長)法が使われます。

 従来の二酸化ケイ素(SiO2)の原料とは異なる、「あらかじめ分子の中にメチル基を持っている特殊なガス」を反応炉に流し込むことで、メチル基を壊さずにそのまま膜の骨格へ取り込みます。

1. メチル基を持つ「有機シラン系」の原料ガスを使う

 従来の SiO2 膜では、シラン(SiH4)やTEOSといったガスと酸素(O2)を反応させてシリカのネットワークを作っていました。

 SiOC膜を作る場合は、以下のような「ケイ素(Si)に最初からメチル基が結合している有機シラン化合物」を原料(前駆体:プレカーサー)として使用します。

  • 4MS(テトラメチルシラン):Si(CH)3)4
  • 3MS(トリメチルシラン): (CH3)3SiH
  • OMCTS(オクタメチルシロキサン): DEMS(ジエトキシメチルシラン)など、環状や直鎖状の様々な有機シリコンガス

2. プラズマCVD(PECVD)での成膜プロセス

 これらのガスをチャンバー(反応炉)に導入し、プラズマを発生させて反応を促します。

  1. ガスの分解: プラズマのエネルギーによって原料ガスが適度に分解(活性化)されます。このとき、重要なのは「Siとメチル基(-CH3)の強力な結合」はあえて切らずに残し、それ以外の余分な結合(Si-HやSi-O-Cの弱い部分)だけを狙って切ることです。
  2. 基板上での堆積(ネットワーク形成): 活性化した分子がシリコンウェハの表面に降り積もり、互いに結びついていきます。Si(ケイ素)と O(酸素)が網目状の骨格(Si-O-Si 結合)を作っていく過程で、切り離されずに残ったメチル基が、その網目のあちきこちから「突き出たトゲ」のように配置されます。

3. メチル基が組み込まれると、なぜ「スカスカ」になるのか?

 結びつきが完了すると、分子レベルで以下のような変化が起きます。

  • 立体障害による空隙(隙間)の発生: メチル基(0CH3)は、水素原子が3つ広がった比較的「かさばる」構造をしています。これが網目構造の中に割り込むと、周囲の Si-O-Si 結合が綺麗に整列するのを邪魔します(立体障害)。
  • 結合数の減少: 本来の SiO2なら、1つのケイ素原子は4つの酸素原子とガッチリ結びついて緻密なジャングルジムのような構造を作ります。しかし、そのうちの1〜2個がメチル基に置き換わると、そこで網目の結びつきがストップしてしまい、行き止まりになります。

 この2つの効果(かさばるトゲと、網目の途切れ)によって、分子のあちこちに微小な隙間(自由体積)が生まれ、密度が低下して誘電率が下がる(超低誘電率化する)のです。

4. 仕上げの「UVキュア(紫外線照射)」

 プラズマCVDで積層した直後の膜には、まだ余分な水分や不安定な有機物が残っています。

 そのため、成膜後にUV(紫外線)を照射しながら熱を加える(UVキュア)という処理を行います。これにより、不要な結合を飛ばして Si-O-Siの骨格部分だけを強固に焼き固め、メチル基による「スカスカな空間」を維持したまま、半導体製造に耐えうる最低限の硬さを確保します。

成膜時に、あらかじめメチル基(-CH3)を持つ有機シラン系ガスを原料として使用します。プラズマCVD法により、Siとメチル基の結合を壊さずに網目構造へ取り込むことで、立体的に隙間の多いスカスカな膜を形成します。

ポロゲンとは何か

ポロゲン(Porogen)とは、半導体の絶縁膜にナノメートル(10億分の1メートル)サイズの微細な穴(空隙)をあけるために、製造工程の途中で一時的に混ぜ込まれる「犠牲材料(のちに消し去る成分)」のことです。

 Pore(細孔)を生成するもの(Gen)という意味からこの名がつけられました。超低誘電率(ULK)材料である「多孔質SiOC膜」を作るために不可欠な化学物質です。ポロゲンを用いた多孔質膜の形成は、主に以下の2ステップで行われます。

1. 共堆積(いっしょに積み立てる)

 プラズマCVD装置の中で、絶縁膜の骨格となるベース材料(SiOCの原料ガス)と、熱に弱いポロゲン(有機化合物ガス)を同時に流し込み、ウェハ上に2つの成分が混ざり合った膜を堆積させます。この時点では、膜の中にポロゲンが均一に閉じ込められた状態です。

2. 脱離・キュア(ポロゲンだけを消す)

 成膜後、ウェハに紫外線(UV)を照射しながら、400℃前後の熱を加えます(UVキュア)。

 ベースであるSiOCの骨格は高熱に強いため壊れませんが、熱に弱いポロゲンだけが分解・気化し、ガスとなって膜の外へと抜け出します。

 ポロゲンが元いた場所がそのまま「ナノサイズの空気の穴」として後に残り、スカスカな蜂の巣構造(多孔質膜)が完成します。

どんな物質が使われるのか?

 ポロゲンには、「成膜時には綺麗に混ざり合い、後から熱や光で綺麗に分解・蒸発する」という都合の良い性質が求められます。そのため、主に以下のような環状の有機化合物(炭化水素系)が使われます。

  • α-テルピネン(ATPM)
  • ノルボルナジエン(NBD)
  • シクロヘキサン誘導体

 これらは炭素と水素だけでできた複雑な輪のような構造(環状構造)を持っており、これが膜の中で適度な「塊(ドメイン)」を作るため、ポロゲンが抜けた後にちょうど良い大きさ(直径1〜2nm程度)の穴が開きやすくなります。

なぜポロゲンが必要なのか?

 前述の通り、「空気」の誘電率は最も低い1.0です。

 どんなに優れた固体材料を開発しても、空気の低誘電率には敵いません。そのため、ポロゲンを使って材料の内部に「空気のポケット」を意図的に作り出すことで、絶縁膜全体の誘電率を目標である2.5以下(超低誘電率)まで引き下げ、配線遅延(τ)を劇的に減らすことができるのです。

ポロゲンとは、半導体の絶縁膜にナノサイズの穴をあける「犠牲材料」です。成膜時に混ぜ、後から熱や紫外線で気化させて追い出すことで、内部に空気(誘電率1.0)の隙間を作り、全体の誘電率を劇的に引き下げます。

コメント

タイトルとURLをコピーしました