この記事で分かること

半導体パッケージ基板：ビルドアップ層

　パッケージ基板とは、半導体チップ（ダイ）を載せ、マザーボードなどのメイン基板に接続するための中継基板のことです。半導体チップは非常に微細な端子を持ち、そのまま一般的なプリント基板（PCB）に直接実装することは極めて困難です。

　そこでチップとマザーボードの間に介在し、電気信号を橋渡しする役割を持つのがパッケージ基板です。

　従来の半導体の微細化による性能向上が限界に近づく中、半導体の先端パッケージング技術であるビルドアップ多層構造による高密度・微細配線が求められ、半導体性能向上の新たな競争軸となっています。

　前回はBTレジンの製造法や有力メーカーに関する記事でしたが、今回はビルドアップ層に関する記事となります。

半導体パッケージ基板のビルドアップ層とは何か

　半導体パッケージ基板におけるビルドアップ層とは、中央の芯材（コア層）の表裏に、絶縁樹脂と薄い銅配線パターンを1層ずつ交互に積み重ねて（ビルドアップして）形成した高密度な配線層のことです。

ビルドアップ層の主な役割

　先端の半導体チップ（CPU、GPU、AIプロセッサなど）は、微細な領域に数万個以上の電極ピンを持っています。一方、プリント基板（マザーボード）側の接続端子は間隔が広いため、直接接続することができません。

　ビルドアップ層は、チップ側の非常に狭い電極ピッチ（数μm〜数十μm）を、マザーボード側の広いピッチ（数百μm）へ段階的に拡げて橋渡しするインフラの役割を果たします。

構造と技術的特徴

• コア層との違い:
  • コア層: 基板の機械的強度を保つ分厚い芯材（ガラスエポキシ等）。機械ドリルによる貫通スルーホールで接続される。
  • ビルドアップ層: コアの上下に積層された薄い層。レーザーで直径数十μmの穴（レーザービア）を開け、層間を精密に銅めっきで接続する。
• 絶線材料（ABF）:
  • ビルドアップ層の間隙を充填する絶縁材料として、味の素ファインテクノが開発したフィルム素材ABF（Ajinomoto Build-up Film）が世界的に圧倒的なシェアを誇ります。熱による歪みが小さく、レーザーでの微細加工に適しています。
• 微細配線形成（SAP工法）:
  • めっき技術をベースにした「SAP（Semi-Additive Process）」などを採用することで、配線幅（Line）と配線間隔（Space）が数μm単位という超高密度な回路パターンを実現しています。

　AI半導体やハイエンドサーバー用プロセッサ（FC-BGAなど）の台頭に伴い、ビルドアップ層を10層〜20層以上まで多層化・大型化させる技術進化が続いています。

CSPとBGAでのビルドアップ層の違いは何か

　CSP（Chip Scale Package）とBGA（Ball Grid Array）のビルドアップ層における最大の違いは、「極薄・小型化（CSP）」と「多層・高密度化（BGA）」という設計思想の違いです。

　特にスマホ向けのFC-CSPと、PC・サーバー向けのFC-BGAを比較すると、層数や使用される材料が大きく異なります。

CSPとBGAのビルドアップ層比較

項目	CSP（主にFC-CSP）	BGA（主にFC-BGA）
主な用途	スマートフォンSoC、メモリ、RFモジュール	PC用CPU/GPU、AIプロセッサ、サーバー
ビルドアップ層数	少層（片面1〜3層 / 合計2〜6層程度）	多層（片面4〜10層以上 / 合計10〜20層超）
基板全体の厚み	極薄（約0.1〜0.4mm）	厚手（約1.0〜3.0mm以上）
主な絶縁材料	BTレジン、薄膜感光性樹脂など	ABF（味の素ビルドアップフィルム）
コア層の依存度	コアレス（芯材なし）構造を多用	反り（ワープ）防止のため厚いコア層を配置

主な違い

• ビルドアップ層の「層数」と「厚み」
  • BGA（FC-BGA）は数万個に及ぶ端子の複雑な配線を収めるため、コア層の上下に何重ものビルドアップ層を重ねます。一方、CSPは機器の薄型化要求が厳しいため、ビルドアップ層の積層数は最小限に抑えられます。

ビルドアップ層はどんな工程で製造されているのか

　ビルドアップ層の製造は、下地（コア基板など）の上に「絶縁体の貼り付け」「レーザー穴あけ」「めっき」「回路形成」という一連のサイクルを1層ずつ何度も繰り返すことで作られます。

　中でも、微細な配線を描くために業界標準となっているのがSAP（Semi-Additive Process：セミアディティブ工法）です。

ビルドアップ層（1層分）の基本製造手順

1.絶縁フィルム（ABF等）のラミネート:

　コア基板（または直前の層）の表裏に、フィルム状の絶縁樹脂（ABFなど）を熱と圧力で貼り付け、加熱・硬化させます。

2.レーザー加工（ビアホールの形成）:

　UVレーザーやCO2レーザーを使って、上下の層を通電・接続するための微細な穴（ビアホール：直径数十μm）を開けます。

3.デスミア処理（樹脂くずの洗浄）:

　レーザー加工時の熱でビア穴の底に溶け残った樹脂のカス（スミア）を、化学薬品できれいに溶かして除去し、密着性を高めます。

4.無電解銅めっき（シード層の形成）:

　絶縁樹脂の表面およびビア穴の内側に、電気を通すためのごく薄い銅の膜（シード層）を化学めっきで形成します。

5.ドライフィルムレジストの露光・現像:

　感光性フィルム（レジスト）を貼り、露光機（ステッパーやDirect Imaging）で回路パターンを焼き付けます。「配線にしたい部分」以外の場所をレジストで覆います。

6.電解銅めっき（配線とめっき充填）:

　電気めっきを行い、レジストで覆われていない（＝配線にしたい）露出部分へ選択的に銅を成長させます。このとき、ビア穴の中も銅で隙間なく埋め尽くします（フィルドビア構造）。

7.レジスト剥離 ＆ シード層フラッシュエッチング:

　不要になったレジスト膜をアルカリ液で剥がします。その後、回路以外の部分に残っている極薄のシード層（手順4で作った膜）を薬品で素早く溶かし去る（エッチング）ことで、独立した高密度な銅配線パターンが完成します。

多層化への繰り返し

　上記のStep 1〜7のサイクルを、指定された層数（4層、8層、12層など）に達するまで上下交互に繰り返し製造します。

　積層がすべて完了した後は、表面を保護するソルダーレジスト（緑色や黒色の保護膜）を塗布し、端子部分に金めっきなどの表面処理を行って半導体パッケージ基板として出荷されます。