この記事で分かること

TSMCの高NA EUV露光装置導入計画

　TSMCとASMLは、2030年から次世代の「高NA（High-NA）EUV露光装置（NA=0.55）」を先端ノードの量産プロセスへ導入する計画を正式に発表しました。

　High-NA EUVの生産性を極大化するための新たな業界標準イニシアチブ（12インチフォトマスクの導入）も提示しています。

　TSMCはこれまで「既存の0.33 NA EUV＋マルチパターニング技術の組み合わせの方がコスト競争力で勝る」として導入を急ぎませんでした。

　しかし、AI向け大型半導体の集積度要求が高まる2030年頃を見据え、12インチマスク規格の確立とセットで導入することで、コスト効率と生産性を両立させる判断を下したと言えます。

高NA EUV露光装置とは何か

　高NA EUV（High-NA EUV）露光装置は、波長13.5nmの極端紫外線（EUV）を用い、光学系の開口数（NA：Numerical Aperture）を従来の0.33から0.55へ高めた次世代の最先端半導体露光装置です。

　オランダのASMLが唯一開発・製造しており、2nm以下の極小プロセスノード（1.4nmや1nm級など）において微細な電子回路パターンを描画するために不可欠なシステムです。

技術的解像度のメカニズム

　露光装置が描画できる最小加工寸法（CD: Critical Dimension）は、レイリーの式によって決まります。

　CD = k1 ×λ/NA

• λ（波長）: EUV光の波長（13.5nm）
• NA（開口数）: 光学系（ミラー群）が光を集める能力を示す指標
• k1: プロセスや材料に依存する定数

　波長λを13.5nmに固定したまま、光学系のNAを0.33から0.55へ約1.67倍高めることで、解像度を約1.7倍向上（最小描画ピッチを従来の約13nmから約8nmへ縮小）させます。

従来型EUV（0.33 NA）との比較

項目	従来型EUV（Standard-NA）	高NA EUV（High-NA）
数値開口（NA）	0.33	0.55
光学系構造	等方縮小（X/Y軸ともに1/4倍）	アナモルフィック （X軸1/4倍、Y軸1/8倍）
露光フィールドサイズ	26mm × 33mm（標準領域）	26mm × 16.5mm （従来の半分）
適用ノード例	7nm 〜 2nm	2nm 〜 1nm以下 （14A、10A等）
装置価格（推定）	約2億ドル（約300億円）	約3.5億〜4億ドル（ 約500億〜600億円）

高NA化に伴う構造革新と技術課題

1. アナモルフィック（非対称）光学系の採用

　NAを0.55に上げると光の入射角が大きくなり、フォトマスク上の遮光膜によって光が遮られる影（シャドーイング効果）が顕著になります。

　これを防ぐため、ASMLとCarl ZeissはX方向（1/4倍）とY方向（1/8倍）で縮小率が異なるアナモルフィック光学系を開発・採用しました。

2. シングルパターニングへの回帰による工程削減

　従来型EUVで2nm以下の微細構造を形成する場合、露光を複数回重ねる「マルチパターニング（例：EUV double patterning）」が必要になり、マスク枚数や工程数が増大して歩留まりが低下します。

　High-NA EUVを使用すれば1回の露光（シングルパターニング）で解像できるため、製造プロセスと不確定要素を大幅に削減できます。

3. 主な課題（露光面積の縮小と焦点深度）

• フィールドサイズ半減（スチッチング）: Y軸の縮小率が1/8になるため、1回で照射できる面積が従来の半分に制限されます。ダイサイズの大きなAI用チップなどでは、2回の露光を接合する「スチッチング技術」や、12インチ大型フォトマスクの規格化が求められます。
• 焦点深度（DOF）の減少: NAが大きくなると焦点深度が浅くなるため、ウェハーの平坦性管理やフォトレジスト（感光材）の超薄膜化技術が必要になります。

アナモルフィック光学系とは何か

　アナモルフィック光学系（Anamorphic Optics）とは、縦（Y軸）と横（X軸）で倍率（縮小率）が異なる非対称な光学設計のことです。

　元々は映画撮影（シネマスコープなど）でワイド画面をフィルム上に横方向だけ圧縮して記録し、上映時に復元する技術として発展しましたが、最先端の半導体露光装置（High-NA EUV）において微細化の壁を突破するための核心技術として採用されています。

High-NA EUV露光装置で採用された理由

　High-NA EUV（開口数 0.55）では、解像度を高めるために光を集める角度を広げた結果、フォトマスクへの光の入射角が大きくなりすぎるという物理的課題が生じました。

• シャドーイング効果（影）の発生
  • フォトマスク表面には回路パターンを形作る吸収体（微細な立体構造）があります。入射角が浅く（斜めに）なると吸収体による影が伸び、ウェハー上に転写されるパターンが歪んだり光量が減衰したりします。
• 縮小率の変更による解決
  • マスク上の入射角を抑えるには、光学系の縮小率を高める（倍率を小さくする）必要があります。しかし、縦横とも縮小率を2倍（1/8倍縮小）にすると、一度に露光できる面積が4分の1に縮小して生産性が激減してしまいます。
• 8倍×4倍の非対称設計
  • ASMLとCarl Zeissは、光が走査（スキャン）する縦方向（Y軸）のみを1/8倍縮小とし、横方向（X軸）は従来の1/4倍縮小に維持する異方性（アナモルフィック）光学系を開発しました。これにより、マスク上の入射角を安全な範囲に抑えつつ高NA化を実現しました。

従来EUVとの構造比較

項目	従来型EUV（0.33 NA）	High-NA EUV（0.55 NA）
光学デザイン	等方的（対称）	アナモルフィック（非対称）
X軸（横方向）縮小率	1/4倍	1/4倍
Y軸（縦方向）縮小率	1/4倍	1/8倍
1回の照射面積	26mm × 33mm（フルフィールド）	26mm × 16.5mm（ハーフフィールド）

主なトレードオフ（影響）

• メリット: 既存の6インチフォトマスクインフラを流用しながら、シャドーイング効果を回避して8nmの極小解像度を達成できる。
• デメリット:Y軸が8倍縮小になるため、1回の露光面積が従来の「半分」に制限されます（ハーフフィールド化）。大型AIチップなどを製造する際は、2回の露光領域を精密につなぎ合わせる「スチッチング（Stitching）」工程が必要になります。

なぜこれまでの慎重姿勢から変化したのか

　TSMCがこれまでの慎重姿勢から舵を切り、2030年からのHigh-NA EUV（高NA EUV）量産導入を明確にした背景には、「1nm世代での技術的限界」「12インチフォトマスクという解決策の確立」「AIチップの急速な進化」という3つの決定的な要因があります。

1. Low-NA EUV（マルチパターニング）の経済的限界

• これまでの慎重姿勢の理由:TSMCは「1台あたり約4億ドル」という超高額なHigh-NA EUVの購入を避け、従来の0.33 NA（Low-NA）EUV装置と「マルチパターニング技術（露光を複数回重ねる手法）」や裏面電源供給（BSPDN）などを組み合わせることで、2nm（N2）や1.6nm（A16）世代までコスト競争力を維持する戦略をとっていました。
• 変化した理由（コストの逆転）:2030年頃に投入される1nm（A10/A11）世代では、Low-NA装置で無理に描画しようとするとトリプル/クアッドパターニングが必要になり、マスク枚数の増大、工程の複雑化、歩留まり（イールド）の悪化を招きます。その結果、「High-NA EUVで1回露光（シングルパターニング）する方がトータルコスト（TCO）とサイクルタイムで勝る」クロスオーバーポイントに到達するためです。

2. 12インチフォトマスクによる「ハーフフィールド問題」の解決

　High-NA EUV導入に対する最大の懸念は、「1回の露光面積が従来（6インチマスク使用時）の半分に狭まる（ハーフフィールド化）」点にありました。

　大型のAIチップ等を製造する際、2回の露光を繋ぎ合わせる「スチッチング（Stitching）」が必要となり、生産性の低下やアライメント（重ね合わせ）精度の問題が発生します。

• 決定打となった解決策:ASMLや主要メーカー（Intel、Samsungなど）と手を取り合い、業界標準のフォトマスクサイズを「6インチから12インチ」へ大型化する共同イニシアチブを確立できたことです。
• ロードマップの具体化:「2030年にまず現行の6インチで立ち上げ」→「2031年に12インチのパイロットライン設置」→「2033年に12インチで本格量産」という段階的アプローチを敷くことで、スチッチングの制約を解消し、露光装置の生産性を約40%高められる目処が立ちました。

3. AI需要によるチップの巨大化と回路の複雑化

　NVIDIAをはじめとするTSMCの主要顧客が開発するAIアクセラレータやGPUは、性能向上のためにダイサイズ（チップ面積）が大型化し、トランジスタ構造もより複雑なGAA（Gate-All-Around）へと進化しています。

　先端ノードにおいてHigh-NA EUVを必要とするレイヤー（層）数が当初の想定以上に増える見込みとなったため、TSMCとしても量産対応のタイムラインを顧客に示す必要が生じました。

4. 競合（Intel）の先行とエコシステムの成熟

　先行して18Aプロセス等にHigh-NA EUVを実戦投入し、装置認証や100万枚以上のウェハー処理実績を積み上げていたIntelに対し、TSMCも量産技術の成熟（研究開発段階からエコシステム全体の整備段階への移行）を確認できたことが挙げられます。

　周辺材料（フォトレジスト、ペリクル、検査装置など）のサプライチェーンが2030年に向けて整い始めたことも大きな追い風となっています。