この記事で分かること
1. 高温で抵抗が高くなる理由
温度が上がると、物質内の原子が激しく震える「熱振動」が起こります。これが電気を運ぶ電子の通り道を邪魔する障害物（格子散乱）となり、電子が頻繁に衝突して動きにくくなるため、電気抵抗が増大します。
2. 高温でも抵抗を低く維持する手法
独自のトレンチ構造を微細化して「電子の通り道（セル）」を劇的に増やすことで、個々の通りにくさを数の力で補いました。また、境界部の欠陥を減らす製造手法で電子の衝突を抑え、抵抗の上昇率を最小限に留めています。
3. 界面欠陥を防ぐ方法
主に、窒素による「窒化処理」で界面の不安定な結合を埋め、電子の落とし穴（トラップ）を解消します。また、原子レベルの研磨や不純物を抑えた成膜プロセスを組み合わせ、界面の損傷を極限まで低減しています。
ロームの第5世代SiCMOSFETの開発
ローム（ROHM）は第5世代SiC（炭化ケイ素）MOSFETを開発したことを発表しています。
パワー半導体において「電気抵抗（オン抵抗）の削減」は、デバイスの小型化と省エネ性能に直結します。ロームはチャネル密度の向上ゲート寄生容量の削減で抵抗削減を実現しました。
なぜ高温で抵抗が高くなるのか
SiC（炭化ケイ素）に限らず、パワー半導体などの金属や半導体において、温度が上がると電気抵抗（オン抵抗）が増大するのは、主に「格子の熱振動」という物理現象が原因です。
1. 抵抗が上がる物理的理由：電子の「歩きにくさ」
半導体の中で電気を運ぶのは「自由電子」ですが、温度が上がると以下の変化が起こります。
① 原子の振動（格子散乱）
物質を構成する原子は、温度が高くなるとその場で激しくプルプルと震え始めます（熱振動）。
- 低温時: 原子が静止に近いため、電子は障害物にぶつからずスムーズに移動できます。
- 高温時: 激しく動く原子が電子の通り道を邪魔する「障害物」となり、電子が頻繁に衝突します。これを格子散乱（フォノン散乱）と呼びます。
② 移動度（モビリティ）の低下
電子の動きやすさを「移動度」と呼びますが、上記の散乱が激しくなると移動度がガクンと落ちます。
「抵抗 ＝ 1 /（電子の数 × 移動度）」
という関係があるため、移動度が下がると結果として電気抵抗（オン抵抗）が上昇してしまいます。
2. 「高温で抵抗が上がらない」ことのメリット
パワー半導体は「使っている最中に自分自身が熱くなる」ため抵抗が上がらないことに大きなメリットがあります。
- 悪循環の打破: 通常は「使う→熱くなる→抵抗が上がる→さらに熱くなる…」という悪循環（熱暴走リスク）がありますが、第5世代は高温でも抵抗が低いため、発熱自体を抑えられます。
- 冷却系の簡素化: 高温時でも効率が落ちないため、これまで巨大だった冷却ファンや水冷システムを小型化・簡素化でき、EVの軽量化に直結します。
温度が上がると、物質内の原子が激しく震える「熱振動」が起こります。これが電気を運ぶ電子の通り道を邪魔する障害物となり、電子が頻繁に衝突して動きにくくなる（移動度が低下する）ため、電気抵抗が増大します。
どのように高温でも抵抗を低いままにしたのか
ロームが第5世代SiC MOSFETにおいて、高温時でも電気抵抗（オン抵抗）を低く抑えることに成功したのは「構造の微細化」と「界面品質の向上」という、ミクロな視点での徹底的な改善にあります。主に以下の3つのアプローチが組み合わされています。
1. 「通路（セル）」の超高密度化
高温になると、電子は熱振動によって通りにくくなります。そこでロームは、電子が通る「通路（セル）」の数を劇的に増やすことで、1つひとつの通路が通りにくくなっても、全体としての流れ（電流）を維持する戦略をとりました。
- ダブルトレンチ構造の進化: 独自のゲート構造をさらに微細化し、ユニットセル（基本単位）のサイズを縮小。
- 並列化のメリット: 同じ面積の中に、従来より多くの電子の通り道を詰め込むことで、高温時の抵抗増大分を「数の力」で相殺しています。
2. 「界面」の抵抗を極限まで削る
SiC半導体には、ゲート絶縁膜（酸化膜）とSiCの境界において電子が捕まってしまい、動きにくくなる「界面欠陥」という課題があります。
- 高品質な結晶成長と加工: 製造手法を見直すことで、この境界部分の「トラップ（電子の落とし穴）」を大幅に削減しました。
- 温度依存の抑制: 界面がきれいであれば、温度が上がっても電子の散乱（ぶつかり）が最小限で済みます。これにより、温度上昇に伴う抵抗の「上昇率」そのものを緩やかにすることに成功しました。
3. 基板とドリフト層の薄膜化（寄生抵抗の削減）
MOSFET全体の抵抗は「電子が通る全ての場所の合計」です。熱の影響を強く受けるチャネル部分以外の「寄生抵抗」を極限まで削りました。
- 8インチ化による恩恵: 8インチウエハへの移行に伴い、基板をより薄く加工する技術や、電流が流れる「ドリフト層」の不純物濃度を最適化。
- ベースラインの低下: もともとの抵抗値（ベースライン）を従来より圧倒的に低く設定したため、高温になって多少抵抗が増えたとしても、依然として第4世代以前の低温時よりも低い抵抗値を維持できるようになりました。
電子の通り道を劇的に増やしつつ、通り道自体のデコボコ（界面欠陥）を平らにならしたことで常温時で約30%、さらに過酷な高温（150℃〜175℃）環境下でも従来比で大幅な低抵抗化を維持できるようになりました。
これは、常に熱を持つEVのインバータなどにおいて、冷却装置を簡素化できる（＝車を軽くできる）非常に大きな武器となります。
独自のトレンチ構造を微細化して「電子の通り道」を劇的に増やすことで、個々の通りにくさを数の力で補いました。また、境界部分の欠陥を減らす製造手法により電子の衝突を抑制し、高温時の抵抗上昇率を最小限に留めています。
どのように界面欠陥を防ぐのか
SiC（炭化ケイ素）パワー半導体において、ゲート絶縁膜（SiO2）とSiC基板の境界に生じる界面欠陥は、電子の動きを妨げ、抵抗を増大させる最大の難所です。
これを防ぎ、高品質な「界面」を作るために、主に以下の4つの手法が取られています。
1. 窒化処理（Nitridation）
最も一般的かつ重要な手法です。酸化膜を作った後に、一酸化窒素（NO）や亜酸化窒素（N2O）などのガス雰囲気中で熱処理（アニール）を行います。
- 仕組み: 窒素原子が界面の不安定な結合（ダングリングボンド）や、残留した炭素クラスターに入り込み、化学的に安定させます。
- 効果: 電子の通り道を塞いでいた「落とし穴（トラップ）」を埋めることで、電子の移動速度（移動度）を劇的に向上させます。
2. 表面の原子レベルでの平坦化（CMP・前処理）
SiCは非常に硬いため、加工時に表面に目に見えない微細な傷や歪みが残りやすく、それが欠陥の原因となります。
- CMP（化学機械研磨）: 特殊な研磨液を用い、原子レベルで鏡面のように平坦な表面を作ります。
- 犠牲酸化: 一度薄い酸化膜を作り、それをエッチングで除去することで、表面のダメージ層を丸ごと取り除きます。これにより、クリーンな結晶面を露出させた状態で本番の膜形成に入ります。
3. 高温酸化と成膜プロセスの刷新
従来のシリコン（Si）と同じ方法で熱酸化させると、SiC内の「炭素（C）」が酸化膜中に不純物として残りやすくなります。
- LPCVD法などの採用: 熱酸化だけでなく、化学気相成長（CVD）法や原子層堆積（ALD）法を用いて、不純物の混入を抑えた高品質な膜を「積み上げる」手法が取られます。
- 高温処理: ロームの第5世代などで見直された「製造手法」には、こうした成膜時の温度管理やガス組成の精密な制御が含まれています。
4. 異種元素の導入（リンやバリウムなど）
窒素以外にも、特定の元素を界面に微量に導入する研究が進んでいます。
- リン（P）やバリウム（Ba）: これらを界面に配置することで、窒化処理以上に界面欠陥を低減できる場合があります。特に耐圧性能と低抵抗化を両立させるための高度なテクニックとして注目されています。
界面欠陥を防ぐには、「徹底的にきれいに掃除（前処理）し、窒素などで傷を補修（窒化処理）しながら、不純物を入れずに膜を作る（高度な成膜）」という、ナノレベルの丁寧な手入れの積み重ねが必要になります。
ロームの第5世代は、これらのプロセスを8インチという大口径ウエハ上で均一に行う技術を確立した点が、製造手法における大きなブレイクスルーと言えます。
主に、窒素による「窒化処理」で界面の不安定な結合を埋め、電子の落とし穴を解消します。また、CMP等で表面を原子レベルまで研磨し、不純物を抑えた成膜プロセスを組み合わせることで、界面の損傷を極限まで低減します。
コメント