インテルの18A-Pプロセス

この記事で分かること

インテルの18A-Pプロセス

インテルはハワイで開催された「VLSIシンポジウム 2026」にて、最先端の製造プロセスノードである「Intel 18A-P」が正式にリスク生産（試験生産）フェーズに移行したことを発表しました。

　「18A-P」は、同社の最先端ノード「Intel 18A」の性能強化版（P＝Performance-enhanced）にあたり、「電力消費の約2割減（正確には同等性能で18%削減）」などの重要な技術的改良が施されています。

　Power Viaに関する記事はこちら

　RibbonFETに関する記事はこちら

18A-Pとは何か

　Intel 18A-Pとは、インテル（Intel）が開発している最先端の半導体製造プロセス（プロセスノード）の名称です。

　同社の次世代エースである「Intel 18A」という製造技術をベースに、さらに性能を高めた「パフォーマンス強化版（P＝Performance-enhanced）」に位置づけられます。

1. 何が凄いの？（主な進化点）

　ベースとなる18Aプロセスと比べて、同じ設計のまま以下のメリットを享受できます。

• 消費電力の削減: 同じ処理速度（性能）であれば、消費電力を18%（約2割）削減できます。
• 処理性能の向上: 同じ消費電力枠であれば、処理速度（動作クロック）を9%向上させることができます。
• 熱問題の改善: 熱抵抗を20%〜40%低減しており、チップが熱くなりにくく、冷却が容易になります。

2. なぜ性能が上がったの？（技術的特徴）

　インテルは、18Aで導入した2つの革新的技術（新構造トランジスタの「RibbonFET」と、裏面から電力を供給する「PowerVia」）をさらに磨き上げました。

• デュアルコンタクトの採用: 電流を流す接合部の抵抗を極限まで下げる新構造を採用し、より低い電圧で効率よく電流を流せるようにしました。
• ドロップイン（そのまま移行）設計: チップを設計する基本ルール（デザインルール）は18Aと全く同じです。そのため、半導体設計企業（顧客）は、18A向けに作った設計データを大幅に作り直すことなく、そのまま18A-Pに流し込んで高性能化できます。

3. なぜ今注目されているの？（ビジネス上の意味）

　2026年6月に開催された国際学会（VLSIシンポジウム）にて、インテルはこの18A-Pが「リスク生産（試験生産）」のフェーズに入ったと発表しました。

　インテルは現在、自社チップの製造だけでなく、他社から半導体製造を受託する「ファウンドリビジネス（Intel Foundry）」に命運をかけています。

　この18A-Pは、競合であるTSMC（台湾）の最先端プロセス（2nm世代など）に対抗し、AIチップなどを開発する巨大IT企業（ビッグテック）の大口顧客を獲得するための「切り札」となる技術です。

なぜ消費電力を削減出来るのか

　Intel 18A-Pで大幅な消費電力削減（18%減）を実現できた理由は、主に「裏面電源供給」、「トランジスタ構造の刷新」、そして18A-Pで新たに追加された「低抵抗コンタクト」という3つの技術的ブレイクスルーにあります。

1. 裏面電源供給技術「PowerVia」による送電ロスの排除

　従来の半導体は、1つのシリコンウエハの表面（上側）に「信号を送る配線」と「電力を送る配線」の膨大なネットワークを混在させて配置していました。

　これにより、配線が極めて複雑に入り組み、電力がトランジスタに届くまでに大きな抵抗（電力ロス）とノイズが生じていました。

　インテルは「PowerVia」という技術で、電力を供給する配線だけをそっくりそのままチップの「裏面（下側）」へと分離しました。

• 最短ルートでの給電: 電力配線が信号配線と邪魔し合うことなく、裏面からトランジスタへダイレクトに電力を供給できるため、配線抵抗による電圧降下（IRドロップ）が劇的に減り、無駄な消費電力がカットされます。

2. 新構造トランジスタ「RibbonFET」による電流制御の最適化

　電流のON/OFFを切り替えるスイッチ（トランジスタ）の構造自体も、従来の「FinFET（三次元構造）」から、シート状のチャネルを縦に積み重ねた「RibbonFET（GAA：Gate-All-Around構造）」へと刷新されています。

• 電流リーク（漏れ）の徹底遮断: ゲート（制御部）が電流の通り道を全方位（4面）から取り囲む構造に進化したため、スイッチが「OFF」のときに電力がダラダラと漏れ出す「リーク電流」を極限まで抑えることができます。これが待機電力や不要な消費電力の削減に直結します。

3. 18A-Pでの新兵器「デュアルコンタクト」による低抵抗化

　ベースとなる18Aから、さらに「18A-P」へと進化させるにあたり、インテルはトランジスタの電極接続部に「デュアルコンタクト」と呼ばれる新構造を導入しました。

• 駆動電圧の引き下げ: 接続部分の電気抵抗を極限まで引き下げたことで、同じ電流を流すために必要な電圧を下げることが可能になりました。半導体の消費電力は電圧の2乗に比例するため、このわずかな電圧の引き下げが、全体の「約2割の省電力化」という大きな実効値となって現れています。

　「電流の漏れ（リーク）を止め」「送電のロスを無くし」「接続部の抵抗を下げることで、より低い電圧での動作を可能にした」。この3大要素の相乗効果によって、18A-Pは高い省電力性を叩き出しています。

デュアルコンタクトはどのような仕組みなのか

　インテルが18A-Pプロセスで導入した「デュアルコンタクト（別名：Power Boost）」の仕組みは、一言で言えば「トランジスタ（スイッチ）に対して、表（フロントサイド）と裏（バックサイド）の両側から電極コンタクトを接続し、挟み撃ちで電流を流す構造」です。

1. 従来の構造（シングルコンタクト）との違い

　これまでのトランジスタは、ソース（電流の入り口）やドレイン（出口）に対して、ウエハの表面側（上側）からのみ金属のコンタクト（電極の柱）を接続して電流を制御していました。

　しかし、ナノメートル単位まで微細化が進むと、この接続部分の面積が極めて小さくなり、「寄生抵抗（パラシティック抵抗）」と呼ばれる余計な電気抵抗が急増します。抵抗が大きいと電流がスムーズに流れず、発熱や速度低下の原因になります。

2. デュアルコンタクトの仕組み

　18A-Pで採用された「W3P」などの高性能セルでは、インテル独自の裏面電源供給技術（PowerVia）を応用し、トランジスタに対して表面と裏面の双方から同時にコンタクトを結合させました。

• 表からの接続： 従来の信号用配線ネットワークと繋がるコンタクト
• 裏からの接続： PowerViaによって完全に独立した、裏面の電源専用配線から直接伸びるコンタクト

　このように、1つのトランジスタのチャネルに対して上下両方向からアプローチすることで、電流の通り道を実質的に「太く（マルチパス化）」しています。

この「挟み撃ち構造」により、以下のように半導体の基本特性が劇的に向上します。

① 抵抗の極小化と駆動電流（Drive Current）の増大

　電気の「通り口」が2倍に増えるため、接続部の寄生抵抗が劇的に下がります。これにより、トランジスタに流れ込む駆動電流（ドライブカレント）を大幅に増やすことが可能になりました。

② キャパシタンス（静電容量）を増やさずに高速化

　通常、電流を増やすためにトランジスタ自体のサイズ（面積）を大きくすると、電界を蓄える容量（キャパシタンス）が増えてしまい、逆に動作が重くなったり電力を喰ったりします。

　しかし、デュアルコンタクトは面積（フットプリント）を全く変えずに抵抗だけを下げるため、余計な容量を増やさず、同じ電圧でもより高い周波数（クロック）でスイッチをパチパチと高速に切り替える（＝性能向上）ことができます。

③ 動作電圧の引き下げ（＝2割の省電力化の主因）

　電流が非常に流れやすくなったため、従来よりも低い電圧（低ボルト）でトランジスタを駆動できるようになります。　

　前述の通り、消費電力は電圧の2乗に比例して下がるため、このデュアルコンタクトによる低抵抗化こそが「同等性能で電力を18%削減する」ための最大の原動力となっています。

　インテルはこの技術を「Power Boost」というオプションとして提供しており、設計者はチップの中で特に高速処理が必要な重要回路（演算コアなど）にこのデュアルコンタクト構造をピンポイントで配置し、限られた電力枠の中で最大のパフォーマンスを引き出す設計を行っています。