この記事で分かること
1. CBAとは何か
制御回路とメモリセルのウエハーを別々に製造し、回路面同士を直接貼り合わせる3D NAND製造技術です。製造時の熱干渉を無くすことで、双方の性能を極限まで高め、メモリの高速化と低コスト化を両立します。
2. CBAを利用した3D NANDが好調な理由
CBAにより最先端の制御回路と高層化セルを別々に最適化できるため、生成AI用途で需要が爆発している「超高速・低遅延・省電力」なデータセンター向け高性能SSDを、高いコスト競争力で量産できるからです。
3. なぜさらなる高層化が必要なのか
生成AIの普及に伴うデータ爆発に対応するため、設置面積あたりの記憶密度を極限まで高める必要があるからです。微細化の限界を「高さ」で解決し、ビット単価を下げ続けることで大容量SSDによるHDDの完全代替を目指します。
キオクシアのCBA技術
キオクシアが好業績を牽引する原動力として、またNAND型フラッシュメモリ市場での競争力を決定づけているのが、「CBA（CMOS directly Bonded to Array）」と呼ばれる基板貼り合わせ技術です。
3D NANDの階層数が200層を超える超高層化時代において、この技術は単なる容量拡大だけでなく、「データ転送の高速化」「製造コストの抑制」「開発スピードの向上」を同時に達成する極めて重要な技術となっています。
CBAとは何か
CBA（CMOS directly Bonded to Array）とは、3D NAND型フラッシュメモリの製造において、「制御回路（CMOS）を形成したウエハー」と「メモリセルアレイを形成したウエハー」を完全に別々で製造し、最後に2枚のウエハーを回路面同士で直接貼り合わせる技術のことです。
キオクシアと、開発パートナーである米ウエスタンデジタル（WD）が共同開発し、第8世代（218層）の3D NAND「BiCS FLASH」から本格導入しました。
それまでの製造限界を突破し、メモリの「高性能化」「コスト削減」「開発スピード向上」を同時に達成した画期的なブレイクスルーとして、半導体業界で非常に高く評価されています。
従来技術（CUA）との違い
CBAはそれまでの主流技術であったCUA（CMOS Under Array）と以下のような違いがあります。
| 項目 | 従来のCUA技術（CMOS Under Array） | 独自のCBA技術（CMOS directly Bonded to Array） |
| 製造方法 | 1枚のウエハー上に、まず下層の制御回路（CMOS）を作り、その真上にメモリセルを積み上げていく。 | 制御回路ウエハーと、メモリセルウエハーを完全に別々のラインで製造し、最後に2枚を貼り合わせる。 |
| 熱の影響 | セルアレイを何層も積層する際の強烈な熱（高温プロセス）が、下層のCMOS回路に伝わりダメージを与えてしまう。 | 別々に作ってから貼るため、お互いの製造プロセスの熱干渉がゼロになる。 |
| 回路の最適化 | 熱に耐えるため、CMOS回路の性能や微細化に制限がかかっていた。 | セル側は高温で結晶性を高め、CMOS側は最新の微細ロジックプロセスを採用するなど、双方を100%個別に最適化できる。 |
CBAがもたらす3つの圧倒的メリット
1. データ転送速度の大幅な高速化（I/O性能の向上）
別々に製造できるようになったことで、制御回路（CMOS）に最先端のロジック微細化プロセスを惜しみなく投入できるようになりました。
これにより、データの通り道であるI/O（入出力）の転送速度が従来の2倍近くに跳ね上がり、AIデータセンターなどで求められる「超高速・低遅延」なストレージの要求に応えられるようになりました。
2. ビット密度の向上とコスト削減（チップの小型化）
従来のCUA方式では、上下の回路を繋ぐために巨大なスルーホール（垂直な配線用の穴）をメモリセルの隙間にぶち抜く必要があり、これがデッドスペースになっていました。
CBAでは、ウエハー全面に高密度に配置された銅（Cu）の端子同士を直接接合（Cu-Cuボンディング）するため、無駄なエリアが激減。チップサイズを大幅に縮小でき、1枚のウエハーから取れるチップの数が増えるため、1ビットあたりの製造コストが大きく下がります。
3. 開発・量産サイクルの短縮
これまでは「セルアレイの層数を増やす（多層化）」と「制御回路を賢くする（微細化）」を1枚のウエハー上で同時に成立させる必要があり、レシピ調整に膨大な時間がかかっていました。
CBAではそれぞれを独立して並行開発できるため、市場のトレンドに合わせた新製品の投入スピードが劇的に向上しました。
今後の展望：1000層時代への架け橋
3D NANDは今後、300層、400層、そして将来的に「1000層」を目指して高層化が進んでいきます。
キオクシアは今後のロードマップとして、1枚のCMOSウエハーに対して、メモリセルアレイのウエハーを2枚、3枚と「複数枚スタック（積層）」して貼り合わせる技術（MSA-CBA：Multi-Shaft Architecture – CBA）なども視野に入れています。
ナノメートル（100万分の1ミリ）単位の位置ズレも許されないウエハーの貼り合わせ技術は、日本の得意とする精密製造・材料工学の結晶であり、同社が世界のメモリ市場で戦うための最大の武器となっています。
CBAとは、制御回路とメモリセルのウエハーを別々に製造し、回路面同士を直接貼り合わせる3D NAND製造技術です。製造時の熱干渉を無くすことで、双方の性能を極限まで高め、メモリの高速化と低コスト化を両立します。
CBAを利用した3D NANDが好調な理由は何か
キオクシアのCBA技術を採用した3D NANDが、驚異的な好業績（2026年3月期決算では純利益が前年比約90%増の5137億円を記録）を叩き出している理由は、「生成AIブーム」によるデータセンターの需要激変に、この技術が完璧にアジャストしたからです。
1. AIデータセンターが求める「超高速・低遅延」の実現
生成AIの膨大な学習データや推論ログを処理するため、データセンターでは従来のHDDから超高速なSSD（エンタープライズSSD）への移行が急加速しています。
CBA技術は、メモリセルと制御回路（CMOS）を別々に作って貼り合わせるため、回路側にダメージを与えずに最先端の高速ロジックプロセスを導入できます。
これにより、データの入出力（I/O）速度が大幅に向上し、「AIの処理に追いつく超高速ストレージ」として北米の巨大IT企業（ハイパースケーラー）から絶大な支持を得ています。
2. 圧倒的な「電力効率（省エネ性能）」
AIデータセンターにおける最大の課題の一つが「莫大な消費電力」です。キオクシアのCBA技術をベースにした最新世代（332層など）のメモリでは、回路全体の最適化により、データ出力時の消費電力を30%以上削減することに成功しています。
「大容量・高速でありながら省電力」という特性が、環境負荷と電気代を抑えたいデータセンターのニーズに直撃しました。
3. 競合の隙を突いた「投資効率」と「供給体制」
現在、サムスンやマイクロンなどの競合他社は、AIの計算側に使われる超高速DRAM（HBM：高帯域幅メモリ）の増産に莫大な投資と製造ラインを割いています。
その裏で、キオクシアは自社の強みであるNAND（ストレージ側）に集中。しかもCBA技術は、「既存の製造設備を活かしながら、回路ウエハーとセルウエハーの組み合わせを変えるだけで高性能化できる」という非常に高い投資効率（コストパフォーマンス）を誇ります。
生成AIが牽引する「AIメモリ・スーパーサイクル」の波に乗り、キオクシアの2026年のNAND生産能力はすでに事実上のフル稼働・完売状態と報じられており、これが同社の収益を爆発的に押し上げる最大の要因となっています。
CBA技術により最先端の制御回路と高層化セルを別々に最適化できるため、生成AI用途で需要が爆発している「超高速・低遅延・省電力」なデータセンター向け高性能SSDを、高いコスト競争力で量産できるため好調となっています。
なぜさらなる高層化が必要なのか
3D NAND型フラッシュメモリが「1000層」という気の遠くなるような高層化を目指す理由は、一言で言えば「データ爆発時代における、コスト削減と大容量化の限界突破」です。
具体的には、以下の3つの決定的な理由があります。
1. ビット単価（コスト）を下げ続ける唯一の道だから
半導体ビジネスの本質は、「いかに安く、大容量のメモリを作るか（ビット単価の引き下げ）」にあります。
かつては平面上で回路を細かくする「微細化」で大容量化していましたが、物理的な限界（隣り合うセル同士の電気干渉）に達したため、
現在は「上に積み上げる（高層化）」ことで、1枚のウエハーから採れる記憶容量を増やしています。層数を増やせば増やすほど、同じ面積あたりのコストを劇的に下げることができます。
2. 生成AIによる「データ爆発」への対応
生成AI（LLMなど）の急速な普及により、世界中で処理・保管されるデータ量が指数関数的に増大しています。
AIの学習データや、画像・動画などのリッチコンテンツを保存するデータセンターでは、限られた敷地面積（ラックのスペース）の中に、テラバイト（TB）ではなくペタバイト（PB）単位の超大容量ストレージを詰め込む必要があります。高層化は、この「設置面積あたりの記憶密度」を最大化するための絶対条件です。
3. HDD（ハードディスク）を完全に駆逐するため
現在、データセンターのデータ保管（コールドデータなど）の多くは、まだ容量単価が安いHDDが担っています。
しかし、3D NANDが1000層クラスに達してコストがさらに下がれば、「SSDの価格がHDDと同等かそれ以下になる（ニアラインHDDの置き換え）」というゲームチェンジが起こります。速度、省電力、信頼性のすべてにおいて勝るSSDが市場を完全に制覇するためには、高層化によるさらなる低価格化が不可欠です。
土地が足りない大都市で平屋を建てるのをやめ、超高層タワーマンションを建てて多くの人を住まわせるのと同じ理屈です。半導体の世界において、高層化は世界中のデータを支えるための唯一無二の手段となっています。
生成AIの普及に伴うデータ爆発に対応するため、設置面積あたりの記憶密度を極限まで高める必要があるからです。微細化の限界を「高さ」で解決し、ビット単価を下げ続けることで、大容量SSDによるHDDの完全代替を目指します。
「1000層」を目指す高層化に必要な技術は何か
3D NAND型フラッシュメモリで「1000層」という気の遠くなるような超高層化を達成するには、従来の引き伸ばしではない材料・構造・製造装置のすべてにおけるパラダイムシフト（技術革新）が必要です。主軸となる重要なブレイクスルー技術は、大きく分けて以下の4つに集約されます。
1. 複数ウエハーの積層技術（マルチスタック・CBA）
1枚のシリコン上に1000層を一度に積み上げるのは、物理的にも、製造歩留まり（良品率）の面でも不可能です。
そのため、キオクシアが推進する「CBA」を一歩進め、「200〜300層に分けたメモリセルアレイのウエハーを3〜4枚、高精度に垂直に貼り合わせる技術」（MSA-CBAなど）が必須となります。
ウエハーの反り（歪み）を抑えつつ、ナノメートル単位で位置を合わせて接合する超精密ボンディング技術が鍵を握ります。
2. 超高アスペクト比の「極限エッチング技術」
1000層ものセルを貫通してデータを読み書きするための「超垂直な穴（チャンネルホール）」を開ける技術です。
深さと幅の比率（アスペクト比）は100倍を遥かに超えるため、途中で曲がったり細くなったりせずに、ガスを最底部まで均一に届かせてシリコンを削り切る、東京エレクトロン（TEL）や米ラムリサーチが開発を競う次世代の極低温エッチング技術などが不可欠です。
3. セル電流を確保する「新材料（チャンネル材料の変更）」
層数が1000層にもなると、通り道が長すぎて電気信号（セル電流）が途中で極端に弱くなってしまいます。
現在主流の「多結晶シリコン（ポリシリコン）」は電気抵抗が高いため、これを「単結晶シリコン」に近い膜質へ結晶化させる熱処理技術や、電流がスムーズに流れるまったく新しい酸化物半導体（IGZOなど）や新材料への置き換えが必要とされています。
4. 膜厚を極限まで薄くする「ALD（原子層堆積）技術」
1000層を単純に積み上げるとチップ全体の厚みが限界を超えてしまい、パッケージ（袋）に収まらなくなります。
絶縁膜や電極となる薄膜の一層ずつを、原子1個分のレベルで極限まで薄く、かつ均一にコントロールして積み上げる次世代ALD技術と材料（高誘電率材料：High-kなど）の導入が必須です。
1000層時代の実現は、「どれだけ高く積み上げるか」ではなく、「いかに薄く作り、いかに精密に分割製造して、いかに高速な通り道を確保した状態で貼り合わせるか」という、日本の強みである材料工学と製造装置の総力戦になっています。
生成AIの普及に伴うデータ爆発に対応するため、設置面積あたりの記憶密度を極限まで高める必要があるからです。微細化の限界を「高さ」で解決し、ビット単価を下げ続けることで、大容量SSDによるHDDの完全代替を目指します。
コメント