この記事で分かること

三井化学の3D実装向けペリクル

　三井化学による「3D実装（先端パッケージング）向けペリクル（防塵膜）」の量産・本格供給は、生成AI向けアクセラレータ（GPUやHBMなど）の急速な需要拡大と、後工程（バックエンド）の極端な微細化・大型化に対応するための極めて重要なステップです。

　従来のパッケージング工程（後工程）では、前工程ほど厳格な防塵対策は求められませんでした。しかし、2.5D/3D実装（CoWoSやチップレット技術）の普及により、プロセスが激変し、後工程においても、ペリクルが必要となっています。

半導体防塵膜とは何か

　半導体防塵膜とは、半導体の回路パターンをウェハに焼き付ける「露光工程」において、原版（フォトマスク）にゴミや埃が付着するのを防ぐ超薄膜の保護カバーのことで一般に「ペリクル（Pellicle）」と呼ばれています。

なぜ必要なのか

　半導体の回路は、数ナノメートルから数十ナノメートルという目に見えない極小サイズです。

　回路のマスターデータであるフォトマスクの上に1ミリの数万分の一という極小の塵が1つでも付着すると、その塵の影までシリコンウェハ上に転写されてしまいます。その結果、そのマスクを使って作られたチップはすべて不良品になってしまいます（歩留まりの低下）。

劇的な効果を生む「ピンボケ」の原理

　ペリクルがゴミを防ぐ仕組みは、単に「物理的にゴミを遮断する」だけではありません。

　最も重要なのは「光学的にゴミの影響を無視する（焦点をずらす）」というレンズの性質を応用した技術です。

ペリクルの仕組み

1. 空間をつくる（Pellicle Frame）: 回路パターンが描かれた原版（Object Plane）から、外枠（Pellicle Frame）を使って少し離れた場所に薄い膜（Pellicle Film）を張ります。
2. 焦点を合わせる: 露光装置のレンズ（Lens System）は、マスクパターンの面にぴったり焦点（フォーカス）を合わせます。
3. ゴミをピンボケさせる: 塵（Contaminant）が外側の膜（Pellicle Film）の上に落ちても、そこは焦点位置から外れているため、ウェハ上（Wafer Surface）では完全にぼやけた影（Unfocused Contaminant Image）になります。そのため、回路の焼き付けに一切影響を及ぼしません。

ペリクルに求められる「過酷なスペック」

　ペリクルは単なる透明なビニールシートではありません。以下のような極めて高度な材料工学の結晶です。

• 限りなく高い透過率：光を遮ってしまっては露光に時間がかかるため、光をほぼ100%近く透過させる超薄膜である必要があります。厚さは通常1マイクロメートル前後、最先端プロセス用ではさらに薄い数十ナノメートルレベルです。
• 強烈な光への耐性：何万回も強いレーザーや紫外線にさらされても、劣化して破れたり変形したりしない高い耐光性と耐熱性が求められます。
• 素材の進化：かつては有機フッ素樹脂などが主流でしたが、最先端のEUV（極端紫外線）露光ではほぼ全ての物質が光を吸収してしまうため、シリコンやカーボンナノチューブ（CNT）といった特殊な新素材が開発・採用されています。

　ペリクルは半導体の微細化と「不良品を出さない安定した量産」を陰で支える、絶対に欠かせない超精密な消耗部材なのです。

なぜペリクルが3D実装で必要になるのか

　これまでペリクルは、シリコンウェハ上に極小のトランジスタを形成する「前工程（フロントエンド）」専用の部材でした。従来の後工程（パッケージング）は配線が太く、そこまで厳密な防塵は不要だったからです。

　しかし、生成AI向けGPUなどに使われる2.5D/3D実装（TSMCのCoWoSなど）の普及により、後工程でも「前工程レベルの微細な露光」が必要になったため、ペリクルが不可欠になりました。

1. 後工程の「超微細化」（RDLの形成）

　3D実装では、ロジック半導体（GPUなど）とHBM（広帯域メモリ）を物理的に極限まで近づけて超高速通信させるため、「インターポーザ（中継基板）」の上に「再配線層（RDL）」という目に見えないほど細いワイヤーを形成します。

　この回路線幅は現在1〜2マイクロメートルレベルまで微細化しており、もはや従来の基板製造手法では作れません。前工程と同じく「ステッパー（露光装置）」を使って光で回路を焼き付ける必要があり、前工程と同様に数ミクロンの塵がショートや断線の原因になります。

2. 失敗した時の「経済的損失」が天文学的

　これが最も大きな理由です。

　前工程で塵が落ちて1つのチップが不良になっても、ウェハ上にある数百個のチップのうちの1つを捨てるだけで済みます。

　しかし3D実装では、すでに厳しいテストをクリアした超高価な完成品チップ（KGD：Known Good Die。例えば最上位GPUと、6〜8個のHBM）を一つの巨大なパッケージにまとめて載せます。

　もし、土台となるインターポーザの露光時に塵が付着して配線不良が起きれば、その上に載せた数十万円から数百万円分のチップごと全て道連れにして廃棄することになります。この多額の損失を防ぐため、ペリクルによる歩留まりの保護が絶対条件となります。

3. パッケージの「巨大化」による被弾率の上昇

　AI向けパッケージは巨大化の一途を辿っています。現在、インターポーザの面積は通常の露光装置が一度に光を当てられる限界サイズ（レティクルリミット）の3.3倍〜4倍にも達しています。

　この巨大な面積の回路を描くには、巨大なフォトマスクを使うか、複数回に分けて露光を繋ぎ合わせる必要があります。

　いずれにせよ、露光する面積が巨大になればなるほど、物理的に塵が落下して付着する確率（ヒット率）が跳ね上がるため、ペリクルという「盾」なしでは製造が成り立ちません。

3D実装におけるペリクルは、単なるゴミよけではなく、「超高価なチップの集合体を、たった1つのゴミによる全損から守るための必須の保険」として、最先端パッケージングの歩留まりを左右する最重要部材になっています。

なぜパッケージの「巨大化」が進んでいるのか

　パッケージの「巨大化」が進む最大の理由は、AIの急激な進化に伴う計算パワーへの要求が、1つの半導体チップの物理的な限界（サイズ限界）を突破してしまったからです。

　これを解決するために、複数のチップを1つの巨大なパッケージに「寄せて集める」アプローチ（2.5D/3D実装）が標準になり、パッケージ全体の面積がどんどん巨大化しています。

1. 1つのチップを作れる大きさの限界（レティクル限界）

　半導体露光装置が一度に光を当てて回路を焼き付けられる面積には、約858平方ミリメートル（およそ26mm × 33mm）という物理的な上限があります。これを「レティクルリミット（レティクル限界）」と呼びます。

　いくら計算性能を上げたくても、1枚のシリコン単体（モノリシック・ダイ）はこれ以上大きく作れません。そこで、複数のチップに分割（チップレット化）して製造し、それらを巨大な中継基板（インターポーザ）の上で合体させる手法が取られています。

2. HBM（広帯域メモリ）を「隣」に並べるスペースの確保

　生成AIの計算には、膨大なデータを一瞬で送り込める超高速なメモリ（HBM）が不可欠です。

　このHBMは、データを送る道路（配線）の距離を極限まで短くするため、GPU（ロジック半導体）のすぐ隣に密着して配置しなければなりません。

　GPUの周りに4個、8個、さらに最新世代では12個や16個ものHBMをぐるりと取り囲むように配置するため、これらを載せる土台となるパッケージ（インターポーザ）自体の面積が必然的に巨大化していきます。

3. 「ワンチップ」のように超高速で通信させるため

　別々の基板にチップをバラバラに載せてケーブルや通常の配線で繋ぐと、通信速度が格段に落ち、消費電力も跳ね上がります。

　ひとつの巨大なパッケージ内にすべてのチップを同居させ、目に見えないレベルの微細な配線（再配線層）で結ぶことで、「物理的には複数に分かれているが、実質的にはひとつの超巨大なチップ」として超高速に通信させることができます。

具体例：NVIDIAの巨大化戦略

　このトレンドを最も分かりやすく体現しているのが、NVIDIAのAI用プロセッサです。

　前世代の「Hopper（H100など）」は1つのGPUの周りにHBMが並ぶ構成でしたが、現行の「Blackwell」世代では、上の図の右下にあるようにレティクル限界ギリギリの超巨大なGPUダイを「2つ」並べ、その周囲に8個のHBMを配置しています。

　これを支える土台（インターポーザ）の面積は、限界サイズの3.3倍以上という途方もない大きさになっており、まさに「パッケージの巨大化」を象徴する製品です。

　2026年現在、この巨大化の流れはさらに加速しています。TSMCの次世代ロードマップでは、限界サイズの5.5倍、さらにはシステム全体を1つのシリコンウェハ丸ごとパッケージ化する「System-on-Wafer（SoW）」のような、直径30cmクラスの究極の超巨大パッケージ技術の量産化も射程に入っています。

三井化学のペリクルの特徴や強みは何か

　三井化学は、ペリクル（半導体防塵膜）の分野で世界をリードする圧倒的なトップランナーです。1984年の製品発売以来、半導体の微細化の歴史を支え続けてきた同社の強みと特徴は、主に以下の4つのポイントに集約されます。

1. 業界の支配者「ASML社」との強力なパートナーシップ

　最先端の超微細プロセスに用いられるEUV（極端紫外線）露光技術において、三井化学は決定的なアドバンテージを持っています。

• 世界初の商業生産：EUV露光装置を独占供給するオランダASML社からライセンスを受け、2021年に世界に先駆けてEUVペリクルの商業生産を岩国大竹工場で開始しました。
• 事実上の独占的地位：EUV用ペリクルを極めて高い歩留まりで安定量産できるメーカーは世界でも極めて限られており、三井化学は最先端半導体製造に不可欠な「絶対的サプライヤー」としての地位を確立しています。

2. 次世代「CNT（カーボンナノチューブ）ペリクル」の技術覇権

　EUV露光がさらに進化する中、三井化学は次世代の限界突破技術としてCNTペリクルの製品化をリードしています。

• 世界的研究機関「imec」との戦略提携：ベルギーの半導体研究機関imecと共同開発を行い、高NA（High-NA）EUVや高出力光源に対応したCNTペリクルの量産化を推進しています。
• 異次元のスペック：従来のシリコン系膜に比べ、CNTペリクルは透過率94%以上、かつ露光時の超高温（1kWを超える極限の光源出力）に耐える驚異的な耐熱・耐久性を持ちます。この生産設備も岩国大竹工場に順次導入され、次世代2nmプロセス以降の主役として期待されています。

3. 極限まで突き詰めた「製造品質」と「独自技術」

　既存のArF露光用などでも、三井化学のペリクルは他社を圧倒するクオリティを誇ります。

• 光学特性（透過率99%以上）：高度なスピンコート（回転塗布）技術により、ナノレベルで膜厚が完全に均一な超薄膜を作ることができ、光の屈折や歪みを徹底的に防ぎます。
• 発塵（ゴミの発生）を防ぐ構造デザイン：ペリクル自身がゴミを発生させては本末転倒です。三井化学はフレームのアルミ合金自体に特殊コーティングを施して金属粉の発生を抑制。また、マスクに貼り付ける際にも、塵の原因となりやすい「両面テープ」を一切使わず、特殊な液体接着剤を直接塗布する技術を開発し、究極のクリーンさを追求しています。
• クラス1の超自動化ライン：世界最高クラスのクリーンルーム内で、人の手を介さずクリーンロボットによって製造・検査を行うことで、不良の混入を防いでいます。

4. 前工程から後工程（3D実装）までを網羅する唯一無二のポートフォリオ

　三井化学の強みは、開発の「幅」にもあります。

• 前工程（微細化）：EUVやArFを用いたナノメートル単位のフロントエンド露光をカバー。
• 後工程（パッケージング）：直近で急速に需要が立ち上がっている2.5D/3D実装用の、大型かつ熱に強いパッケージング専用大判ペリクルもいち早く製品化。

　三井化学のペリクル事業は、「歴史に裏打ちされた驚異のクリーン製造技術」と、「ASMLやimecとの協業による最先端技術（EUV/CNT）の独占的ポジション」を併せ持ち、半導体が微細化・高度化するほどその価値と利益率が高まるという、非常に強固なビジネスモデルを構築していることが最大の強みです。