この記事で分かること
製造予定の製品
生成AI向けの最先端DRAM（DDR5等）や、AI処理に不可欠なHBM（高帯域幅メモリ）の製造・先端パッケージング（3D積層）が中心です。さらに、次世代サーバー向けのCXLモジュール等も想定されています。
日本進出の理由
日本政府の巨額補助金に加え、韓国の電力不足等に伴うリスク分散が目的です。さらに、高い技術力を持つ日本の部素材・装置メーカーやTSMC等のパートナー企業と、現地で密接に連携できる強みがあります。
DRAMコアダイの3D積層方法
ダイに貫通電極（TSV）を開けて極薄に研磨し、高精度に垂直配置します。微細バンプと樹脂封止（MR-MUF）で接合・一体化させるほか、次世代では銅配線同士を直接接合するハイブリッド結合も用いられます。
SKハイニックスの日本進出
韓国メディアなどでSKハイニックスが日本の東北地方（宮城県など）に数十兆ウォン（約2兆円規模）を投じ、DRAM／メモリ製造工場を建設する案を検討していると報じられました。
同社は検討段階であるとコメントしており、Micron（広島）やTSMC（熊本）への莫大な補助金交付に続き、韓国企業に対する財政支援やインフラ整備がどの程度行われるかが焦点となります。
どんな製品を製造する可能性があるのか
SKハイニックスが日本拠点（検討中）で製造する可能性が高いのは、AIサーバー向けの最先端DRAMおよびHBM（高帯域幅メモリ）関連プロダクトです。
想定される主な製造プロダクト
- 最先端DRAM（1α / 1β / 1γ nm世代）
- HBMの構成要素となる「DRAMコアダイ」や、データセンター向けの高性能DDR5、エッジAI・モバイル向けのLPDDR5Xなどの前工程（ウエハ製造）。
- HBM（HBM3E / HBM4世代）関連
- AI GPU向けに需要が急増しているHBMのウエハ処理、またはシリコン貫通ビア（TSV）技術を用いた3D積層・先端パッケージング（後工程）。
- CXL（Compute Express Link）対応モジュール & カスタムメモリ
- 次世代サーバーのメモリ帯域拡張用CXLモジュールや、日本の産業・自動車メーカー向け車載用高信頼性メモリ。
生成AI向けの最先端DRAM（DDR5等）や、AI処理に不可欠なHBM（高帯域幅メモリ）の製造および3D積層といった先端パッケージングが最も有力です。加えて、次世代サーバー用のCXLモジュールなども想定されます。
なぜ日本へ進出するのか
SKハイニックスが日本進出を検討する主な理由は、日本政府の手厚い補助金に加え、韓国国内の電力不足リスクの回避と日本の高度な半導体エコシステムの活用にあります。
TSMCなどパートナー企業とのシナジー
次世代HBM（HBM4等）ではファウンドリ大手のTSMC等との密接な技術連携が不可欠です。TSMCが日本国内で製造拠点を拡大していることも、日本での製造・後工程基盤を強化する強力な動機となっています。
日本政府による巨額の補助金支援
TSMC（熊本）やマイクロン（広島）の事例と同様に、日本政府や地方自治体が多額の財政支援や優遇措置を提示しており、投資・建設コストを大幅に削減できるためです。
韓国国内の電力・インフラ逼迫とリスク分散
韓国本土では大型半導体クラスターの増設により電力や水資源の供給網が逼迫しています。安定したインフラ環境を持つ日本へ生産能力を分散させることで、操業リスクや地政学リスクを軽減する狙いがあります。
世界最高峰の部素材・製造装置メーカーとの連携
フォトレジストや高純度ガスといった材料、および先端後工程装置で高い世界シェアを持つ日本企業との距離を縮めることで、調達コストの削減や共同開発の効率化を図れます。
AIメモリ需要増への対応と生産能力のリスク分散が狙いです。日本政府の手厚い補助金、韓国国内の電力逼迫回避に加え、高い技術を持つ日本の半導体部素材・装置メーカーやパートナー企業との連携強化を図れます。
DRAMコアダイとは何か
DRAMコアダイとは、データを記憶するための最小単位の半導体チップ（シリコン片）のことです。ウエハ上に多数作成された回路を1枚ずつ切り出したもので、記憶領域（メモリセル）と制御回路で構成されています。
製造上の特徴
HBM用のコアダイには、積層時に垂直方向へデータを高速伝送するためのTSV（シリコン貫通ビア）と呼ばれる微細な貫通電極が多数形成されています。
通常DRAMでの役割
1基のコアダイを樹脂でパッケージングし、PCやサーバー用のDRAM（DDR5やLPDDR5Xなど）として搭載します。
HBM（高帯域幅メモリ）での役割
最下層にある制御用の「ベースダイ」の上に、複数枚のDRAMコアダイ（8層〜16層など）を縦に重ねて超高速な1つのメモリブロックを構成します。
データを記憶する最小単位の半導体チップ（シリコン片）です。通常のメモリでは単体で使われますが、AI向けのHBMでは、このコアダイに貫通電極（TSV）を設け、縦に複数枚重ねることで超高速・大容量を実現します。
DRAMコアダイをどのように3D積層するのか
DRAMコアダイの3D積層は、TSV（シリコン貫通ビア）と呼ばれる垂直配線と、超精密な接合（ボンディング）技術を組み合わせて、ベースダイ（最下層の制御IC）の上に垂直に積み上げることで行われます。
主な積層プロセスと要素技術
ハイブリッド・ボンディング（次世代技術）
バンプを介さず、絶縁膜と銅（Cu）配線同士を分子レベルで直接貼り合わせる（Cu-Cu直接接合）方式。バンプがない分だけさらに薄型化でき、ピン密度を飛躍的に向上させます。
TSV（シリコン貫通ビア）の形成
シリコン基板に数万個の微細な貫通孔を開け、内部に銅（Cu）を充填することで、チップの表裏を最短距離で結ぶ垂直な「電気のパイプ」を作ります。
ウエハの超薄型研磨（Thinning）
積層全体の厚みを抑えるため、ダイを髪の毛の太さ以下の数十マイクロメートルまで極薄に研磨し、裏面からTSVの接続端子を露出させます。
位置合わせとダイ接合（Bonding）
ナノメートル精度でダイ同士の位置を合わせ、垂直に接合します。接合方式には主に以下の技術が使われます。
MR-MUF（Mass Reflow Molded Underfill）
SKハイニックスの主軸技術。極小のはんだ球（マイクロバンプ）で電極同士を接合した後、ダイの隙間に液体保護材（樹脂）を一括注入して熱伝導性と耐久性を高めます。
ダイに貫通電極（TSV）を形成して極薄に研磨し、高精度に垂直配置します。マイクロバンプでの接続と樹脂封止（MR-MUF）や、銅同士の直接接合（ハイブリッド・ボンディング）により垂直に積層・一体化させます。
コメント