この記事で分かること

LogicFoldingとハイブリッドボンディング

　ファーウェイ（Huawei）が新スマートフォンに独自の半導体設計理論「タウ（τ）の法則」を採用ことが報じられています。

　タウ（τ）の法則は、米国の制約下で最先端のEUV（極端紫外線）露光装置が入手困難な状況において、同社が打ち出した新たな打破策であり、半導体の進化における大きな転換点として注目を集めています。

　前回はτの法則とLogicFoldingの概要やスマートフォンの性能への影響に関する記事でしたが、今回はLogicFoldingで使用されるハイブリッドボンディングに関する記事となります。

ハイブリッドボンディングとは何か

　ハイブリッドボンディング（Direct Hybrid Bonding）とは、半導体のダイ（チップ）同士やウエハ同士を重ね合わせる際、ハンダなどの球状突起（バンプ）を使わずに、「金属配線（銅）」と「絶縁膜」の双方を同時に直接接合する技術です。

　金属（Cu）と絶縁体という異種材料（ハイブリッド）を一度の工程で原子レベルで結合させることからこの名がついています。

仕組み：どうやって接着するのか？

従　来のようにハンダで溶かして繋ぐのではなく、鏡面のように磨き上げた表面同士を接触させて結合させます。

1. 鏡面研磨（CMP）： 接合面を原子レベル（凹凸0.3nm以下）で極限まで平坦化します。このとき、銅（Cu）の部分をわずかに数ナノメートル凹ませておきます。
2. 絶縁膜の直接接合： 常温・クリーンルーム内で重ね合わせると、絶縁膜（$\text{SiO}_2$ 等）同士が分子間力（水素結合）で瞬時にくっつきます。
3. 金属の加熱膨張（アニール）： 200〜400℃程度に加熱すると、凹んでいた銅が熱膨張して相手の銅と接触し、銅原子が相互に拡散・融合して完全に金属接合されます。

従来の接続技術（マイクロバンプ）との比較

項目	従来のマイクロバンプ方式	ハイブリッドボンディング
接続方法	ハンダ球（バンプ）を挟んで溶接	バンプレス（完全平坦な直接接着）
端子ピッチ（間隔）	10〜40 μm程度が限界	1 μm 以下（サブミクロン）が可能
端子密度	数万〜数十万個 / mm2	1,000万〜1億個以上 / mm2
接合部の高さ	バンプの高さ（数〜数十 μm）	ほぼゼロ（ナノメートル単位）
電気的抵抗・遅延	バンプによる寄生容量・抵抗が存在	極小（配線そのものと同等）

主なメリットと用途

• 高密度通信（大帯域幅）： 従来の100倍以上の接続端子を並べられるため、チップ間・層間のデータ転送速度が飛躍的に高まります。
• 省電力と低遅延： 信号が通る配線距離が短くなり、ハンダによる電気抵抗や寄生容量が消えるため、配線での電力消費と信号遅延が劇的に減ります。
• 圧倒的な薄型化： チップ間にハンダの隙間（アンダーフィル樹脂）が存在しないため、多層に積み重ねても全体を非常に薄く収められます。

製造の難しい部分はどこか

　ハイブリッドボンディングの製造における最大の難所は、「原子レベルの表面平坦性」「ナノ単位の位置合わせ精度」「パーティクル（ゴミ）の完全排除」という、極限のプロセス制御が同時に求められる点にあります。主な技術的課題は以下の5点です。

1. ナノメートル単位の「Cu（銅）凹凸コントロール（CMP）」

　絶縁膜と銅（Cu）を平坦に研磨するCMP（化学機械研磨）工程において、銅の表面を数ナノメートルだけ意図的に凹ませる「ディッシング（リセス）管理」が極めて困難です。

• 凹みが浅すぎる場合： 接合時に銅が突っ張り、周囲の絶縁膜同士が接触・接着できなくなります。
• 凹みが深すぎる場合： 加熱処理（アニール）時に銅が熱膨張しても相手側に届かず、導通不良（未結合）になります。

2. サブ100nmレベルの「アライメント（位置合わせ）精度」

　接続ピッチが1μm以下になると、接合時の位置合わせ精度は100nm（0.1μm）以下が必須となります。

• 装置の微振動や室温のわずかな変化、ウエハの微妙な歪みだけでも位置がズレ、接続端子同士のショートや未結合を引き起こします。

3. 微粒子（パーティクル）による「ボイド（空洞）」の発生

　接合面にわずか数ナノメートルの微小なゴミ（パーティクル）が1個挟まるだけで、周囲の絶縁膜が浮き上がり、その数百〜数千倍の大きさの「ボイド（空洞・未着領域）」が発生します。

• これを防ぐため、従来の半導体工場を上回る最高度の超クリーン環境（Class 1レベル）と、高度なウエハ洗浄技術が要求されます。

4. 熱応力による「ウエハの反り（ワーページ）」

　ウエハを極限まで薄く削った状態（数10μm以下）で重ね合わせるため、加熱アニール（200〜400℃）工程において、異種材料間の熱膨張率の違いからウエハが目玉焼きのように反り返ってしまいます。

• 反りが発生すると接合面に隙間ができ、全体の接合失敗やチップの破損につながります。

5. 歩留まり（製造成功率）と全数検査の難しさ

　3D積層では、積層したチップのうちたった1箇所の接合不良があるだけでチップ全体が廃棄となります。

　接合部分は内部に隠れてしまうため、非破壊で超高密度な接続箇所の不具合を1つずつ全数検査・特定する手法の確立が難題となっています。

ハイブリッドボンディングを用いた3Dロジック積層技術の他社の状況は

　「LogicFolding」という名称自体はファーウェイ独自の呼称ですが、その本質である「ハイブリッドボンディングを用いた3Dロジック積層技術」は、世界大手メーカーもそれぞれ独自のブランド名で実用化・採用を進めています。

主要各社の技術ブランドと採用状況

• TSMC（技術名：SoIC）
  • 採用企業：AMD、NVIDIA、Appleなど
  • 状況： 3Dハイブリッドボンディング積層技術「SoIC」を展開。AMDがPC用CPU（Ryzen 3D V-Cache）やデータセンター向けAI加速器（Instinct MI300シリーズ）で大規模に量産採用しています。Appleも次世代チップへの採用に向けTSMCと協業しています。
• Intel（技術名：Foveros Direct）
  • 状況： 同社の立体積層技術「Foveros」の進化版として、バンプを使わない「Foveros Direct（ハイブリッドボンディング）」を開発・導入しています。次世代のPC向け・サーバー向けCPUで段階的に適用を進めています。
• Samsung（技術名：SAINT / X-Cube）
  • 状況： SRAMとロジック、あるいはロジック同士をハイブリッドボンディングで垂直積層する「SAINT-S / SAINT-L」技術を確立。次世代モバイルSoCやAI半導体向けに製造受託（ファウンドリ）での提案を行っています。

ファーウェイと他社（TSMC陣営等）の決定的な違い

項目	他社（TSMC・AMD・Intel等）	ファーウェイ（LogicFolding）
主な用途	サーバー・AIチップ・キャッシュ拡張（HBM積層やSRAM＋Logic）	スマートフォン向けSoC（Logic＋Logicの演算回路メイン）
採用理由	超ハイエンド機器での極限性能向上・メモリ帯域拡張	先端EUV露光装置の代替（規制突破）とモバイル省電力化
展開規模	特定の高級モデル・データセンター向け中心	スマートフォン全モデルへの本格全開

　他社が「サーバーやハイエンドPCのメモリ／キャッシュ拡張」を中心に導入を進めているのに対し、ファーウェイは米国規制への対抗策として、「スマホ用チップのメイン演算回路そのものを3Dで折りたたむ」という形でモバイル全般に適用している点が大きな特徴です。