この記事で分かること

半導体パッケージ基板：シード層形成

　パッケージ基板とは、半導体チップ（ダイ）を載せ、マザーボードなどのメイン基板に接続するための中継基板のことです。半導体チップは非常に微細な端子を持ち、そのまま一般的なプリント基板（PCB）に直接実装することは極めて困難です。半導体パッケージ基板：ABFの特性

　そこでチップとマザーボードの間に介在し、電気信号を橋渡しする役割を持つのがパッケージ基板です。

　従来の半導体の微細化による性能向上が限界に近づく中、半導体の先端パッケージング技術であるビルドアップ多層構造による高密度・微細配線が求められ、半導体性能向上の新たな競争軸となっています。

　前回はABFの参入障壁の高さや次世代のABFに関する記事でしたが、今回は絶縁体である樹脂に導電性を付与するシード層形成に関する記事となります。

シード形成の目的は何か

　半導体パッケージ基板において、ブラインドビアや基板表面にシード層（給電層）を形成する目的は、主に以下の3点です。

1. 絶縁体（樹脂）への導電性付与（最重要）

　ビルドアップ樹脂などの絶縁体は電気を全く通さないため、そのままでは電気を流して金属を塗布する「電解銅めっき」ができません。

　まず薄い金属膜（シード層）で表面やビア内壁を覆うことで、基板全面に電気を通す状態（導電化）にします。

2. 電解銅めっきを行うための「給電層（電極）」の役割

　回路配線やビア充填（フィリング）を実用的な厚さまで高速に形成するには「電解銅めっき」が必要です。

　シード層は、この電解めっき時に基板全体へ均一に電流を供給するための電極（給電層）として機能します。

3. 下地（樹脂）との密着性向上・銅の拡散防止

　スパッタリング法などでシード層を作る場合、銅の直下にチタン（Ti）やクロム（Cr）などのバリアメタル層を挟みます。これにより、樹脂と銅の接合（密着力）を高めるとともに、熱などで銅原子が樹脂内部へ拡散・浸食するのを防ぐ役割も担います。

シード層形成方法にはどんなものがあるのか

　半導体パッケージ基板のブラインドビア（Blind Via）におけるシード層（給電層）形成方法には、主に無電解銅めっき法、スパッタリング法（PVD）、ダイレクトプラッティング法の3種類があり、求められる配線密度や基板材料に応じて使い分けられます。

---

主要なシード層形成方法

1. 無電解銅めっき法（Electroless Copper Plating）

　有機ビルドアップ基板（FC-BGA、FC-CSPなど）で最も標準的に用いられる湿式プロセスです。セミアディティブ法（SAP）やモディファイド・セミアディティブ法（MSAP）の標準工程として組み込まれています。

• 原理: デスミア処理（ビア底・内壁の樹脂エッチング）後、パラジウム（Pd）などの触媒を吸着させ、自己触媒型の化学還元反応によって均一な銅膜（約0.2〜0.5 μm）を無電解で堆積させます。
• 特徴・メリット:
  • 優れた段差被覆性（ステップカバレッジ）: ブラインドビアの内壁・底面やアスペクト比の高い深穴に対しても均一な薄膜を形成できます。
  • 高い生産性: バッチ処理（大量一括処理）が可能で、処理コストが抑えられます。
• 課題: 樹脂表面との密着性を確保するために物理的・化学的な「粗化（デシーム・アンカー効果）」が必要なため、表面凹凸が数100nm程度発生し、信号伝送損失や超微細配線の転写に制約が出ます。

2. スパッタリング法（PVD: Physical Vapor Deposition）

　再配線層（RDL）や先端2.5D/3Dパッケージ、ガラス基板、低誘電率材料（Low-k）を使用する高密度基板で採用される乾式（真空）プロセスです。

• 原理: 真空中でターゲット材（Ti, Cr, Cuなど）にプラズマを照射し、スパッタされた金属粒子を基板上に直接成膜します。通常、樹脂との密着層・バリア層（TiやCrを10〜50 nm程度）を成膜した後に、シード銅層（Cuを100〜300 nm程度）を連続成膜します。
• 特徴・メリット:
  • 超微細配線に対応（L/S < 2/2 μm）: 樹脂表面を粗化せず平滑なままでも高い密着力を確保できるため、アンダーカットが少なく超微細パターンが形成できます。
  • 高純度・高信頼性: 真空処理のため不純物が少なく、インターポーザや微細ビルドアップ層に適しています。
• 課題: 真空装置が必要で設備コストが高い点や、アスペクト比が非常に高い深穴ビアの側壁ではシャドーイング効果により膜厚が薄くなりやすい点があります。

3. ダイレクトプラッティング法（Direct Plating）

　無電解銅めっき工程（ホルムアルデヒド等の有害還元剤の使用）を置換・簡略化するために開発された環境対応型・工程短縮型プロセスです。

• 原理: ビア内壁や基板表面に導電性ポリマー（PEDOT/PSSなど）の薄膜やグラファイト/カーボン粒子を薄く密着させ、無電解銅めっきを行わずにそのまま直接電解銅めっき（電気めっき）を通電・成長させます。
• 特徴・メリット:
  • 環境負荷の低減・工程短縮: ホルマリンフリーであり、処理工程数や水使用量を削減できます。
• 課題: 超微細ビアや高アスペクト比ビアにおける均一性・密着性の制御が難しく、主に汎用パッケージやPCB/HDI基板での利用が中心です。

---

無電解銅めっき法にはどんな工程があるのか

半導体パッケージ基板（ビルドアップ基板）における無電解銅めっき工程は、絶電体である樹脂表面やブラインドビア内壁に導電性をもたせるため、「前処理（デスミア・表面改質）」→「触媒付与・活性化」→「無電解銅の析出」の順に行われます。。

1. デスミア処理（Desmear）:ビア底の樹脂残渣除去とアンカー形成

　レーザー加工時に発生した樹脂のスミア（溶融残渣）を薬品で除去し、導通不良を防ぎます。

• 膨潤: 樹脂表面を柔らかくして薬品の浸透を促します。
• 過マンガン酸処理: 樹脂表面を微細にエッチング（粗化）し、めっき膜の密着力を生むアンカー構造を作ります。
• 還元・中和: 表面に残ったマンガン成分を洗浄除去します。

2.コンディショニング（Conditioner）:触媒を密着させるための表面改質

　洗浄を行うとともに、樹脂表面を正電荷（カチオン性）に極性改質します。これにより、後に付与する負電荷（アニオン性）の触媒粒子が均一に吸着しやすくなります。

3. プリディップ & 触媒付与（Catalyst）:パラジウムの吸着

　パラジウム・錫（Pd-Sn）コロイド溶液などに基板を浸漬し、ビア底部や側面を含む基板全体にパラジウム粒子を吸着させます。このパラジウムが次の銅還元反応をスタートさせる触媒として機能します。

4.活性化・アクセレレーター（Accelerator）:パラジウム触媒の露出

　触媒粒子の周囲を覆っている過剰な錫（Sn）層を酸処理等で化学的に溶出し、純粋なパラジウム金属触媒を露出させて活性状態にします。

5.無電解銅めっき（Electroless Copper Plating）:金属銅の析出

　銅イオンと還元剤（ホルムアルデヒド等）が含まれためっき液に漬けます。

　露出したパラジウム触媒上で還元反応が起き、銅が析出します。析出した銅自体も触媒として機能する「自己触媒反応」により、ビア内壁にも均一な厚さ（約 0.2〜0.5 μm）の銅シード層が形成されます。