この記事で分かること

半導体パッケージ基板：MSAPとフォトレジスト

　パッケージ基板とは、半導体チップ（ダイ）を載せ、マザーボードなどのメイン基板に接続するための中継基板のことです。半導体チップは非常に微細な端子を持ち、そのまま一般的なプリント基板（PCB）に直接実装することは極めて困難です。

　そこでチップとマザーボードの間に介在し、電気信号を橋渡しする役割を持つのがパッケージ基板です。

　従来の半導体の微細化による性能向上が限界に近づく中、半導体の先端パッケージング技術であるビルドアップ多層構造による高密度・微細配線が求められ、半導体性能向上の新たな競争軸となっています。

　前回は無電解銅めっきの有機安定剤に関する記事でしたが、今回はMSAP、フォトレジストによるパターニングに関する記事となります。

MSAPとは何か

　半導体パッケージ基板におけるMSAP（Modified Semi-Additive Process）とは、微細な銅配線を高精度に形成するための製造手法です。

　従来のサブトラクティブ法（厚い銅を削る方法）のようにエッチングで大きく削る必要がないため、横方向への削れ（アンダーカット）を防ぎつつ、L/S（配線幅/配線間隔）が10〜20μm前後の超微細な回路を高密度に作ることができます。

MSAPの製造工程

　多層ビルドアップ基板における実際のMSAPプロセスは、次のような流れで進みます。

1. レーザービアの穴あけ
   • 絶縁樹脂層に対し、上下の層をつなぐための微細な穴（ビアホール）をレーザーで開けます。
2. 無電解銅めっき
   • 絶縁体であるビアの内部壁面や基板表面全体に化学反応で極薄の銅を析出させ、電気を通す状態（導電化）にすると同時に、電解めっきの土台となるシード層を形成します。
3. フォトレジストのパターニング
   • 回路として残したい部分以外を、感光性レジストで覆います。
4. 電解銅めっき（厚付け）
   • レジストの開口部に電気銅めっきを行い、回路の厚みをしっかりと確保します。
5. レジスト剥離とフラッシュエッチング
   • 不要になったレジストを剥離した後、下地にあった薄い無電解めっき層（および極薄銅層）を短時間のエッチング（フラッシュエッチング）でサッと取り除き、個別の回路を完成させます。

従来のサブトラクティブ法との違い

項目	サブトラクティブ法	MSAP（モディファイド・セミアディティブ）
回路の作り方	厚い銅箔を「削って」残す	無電解・電解めっきで「盛って」作り、薄い下地だけを削る
無電解めっき	基本は不要（またはスルーホール用）	ビアの導電化・シード層形成に必須
微細化の限界	アンダーカットが生じやすく、L/S 30μm以下は困難	アンダーカットがほとんどなく、L/S 10〜20μmのファインピッチが可能
主な用途	一般的なプリント基板	スマートフォン、ハイエンドAI半導体パッケージ基板（FC-CSP、SiPなど）

　MSAPは「極薄の銅ベース」を活用しつつ、ビアの導通や配線の土台として無電解銅めっきを確実に経由することで、高密度化と信頼性を高い次元で両立させています。

SAPとMSAPはどのような基板製造に使用されるのか

　SAP（セミアディティブ・プロセス）とMSAP（モディファイド・セミアディティブ・プロセス）は、主にスマートフォン、AI・HPC（ハイパフォーマンス・コンピューティング）向けの先端半導体パッケージ基板や、極めて高い配線密度が求められる高密度多層基板（ビルドアップ基板）の製造に使用されます。

1. MSAP（モディファイド・セミアディティブ・プロセス）の主な用途

　あらかじめ極薄銅箔が張られた基材をベースに利用し、量産性と微細化のバランスに優れるため、現在のパッケージ基板の主流として広く普及しています。

• スマートフォン向け高密度メイン基板（SLP：Substrate-like PCB）
• FC-CSP（Flip Chip Chip Scale Package）： スマートフォンのAPや通信モジュールなど
• SiP（System in Package）： 複数のチップを1つに高密度統合するモジュール基板
• 適用される配線微細度（L/S＝配線幅/間隔）： 10〜20μm前後

2. SAP（セミアディティブ・プロセス / フルSAP）の主な用途

　あらかじめ銅箔を使わず、完全な絶縁樹脂の表面に無電解めっき等でシード層を一から構築するため、さらなる微細化が可能です。主に最先端のハイエンド領域で使用されます。

• AIアクセラレータ・最先端GPU向けの超大型FC-BGA基板
• 2.5D / 3Dパッケージング・チップレット用インターポーザ
• 適用される配線微細度（L/S）： 2〜10μm未満（サブ10μmの超ファインピッチ）

用途・特長の比較まとめ

方式	主なターゲット製品	配線幅（L/S）の目安	特徴・ポジション
MSAP	スマホ用FC-CSP、SiP、SLPなど	10〜20μm	量産性や密着性と、微細化のバランスが最も優れた現在の主力。
SAP	AI・HPC向けFC-BGA、先端パッケージ	2〜10μm未満	銅箔層を持たず、極限の超微細配線を実現する最先端手法。

フォトレジストのパターニングにはどんな工程があるのか

　半導体パッケージ基板のMSAP工程において、フォトレジストを塗布して回路パターンを形成するまでには、「塗布前の表面前処理（ソフトエッチング）」から「現像」までの工程があります

MSAPのフォトレジスト・パターニングの工程

1. 前処理・ソフトエッチング工程（塗布前）

　フォトレジストを密着させる前に、無電解銅めっきや極薄銅箔の表面状態を整える工程です。

• 脱脂・洗浄： 表面の油分や微細なゴミを化学薬品でキレイに洗浄します。
• ソフトエッチング（マイクロエッチング）： 銅の表面をごく薄く（数百ナノメートル単位で）均一に溶かし出す（エッチングする）ことで、酸化皮膜を取り除き、清浄な金属銅の表面を露出させます。
• 粗化処理・乾燥： 銅表面に微細な凹凸（アンカー効果）を付与し、のちに乗せるフォトレジストが剥がれにくくするための密着性を高めた後、完全に乾燥させます。

2. フォトレジストの塗布・ラミネート工程

　清浄化された銅表面の上に、感光性の樹脂（レジスト）を均一に被覆します。

• ドライフィルムラミネート： 半導体パッケージ基板の多くでは、感光性のフィルム状樹脂（ドライフィルムレジスト：DFR）を、熱とローラーの圧力で気泡が入らないように銅表面へ密着させます。

3. 露光（パターニング）工程

　設計した回路データをもとに、レジストに光を当てて化学変化を起こさせ、回路になる部分とならない部分を書き分けます。

• ダイレクトイメージング（DI）露光： 近年の微細なパッケージ基板では、フォトマスクを使わず、高精度なレーザービームを直接照射して回路を描画（ダイレクト露光）する手法が主流です。光が当たった部分のレジストが硬化します。

4. 現像工程

　露光が終わった基板を現像液（一般的には弱アルカリ性溶液など）に浸し、回路を形成するための「型」を完成させます。

• 未硬化部の溶解・除去： レーザーが当たらず硬化しなかった部分のレジストが薬品によって溶かされ、洗い流されます。
• 開口部の完成： これにより、「後から電解銅めっきを成長させたい回路の部分だけ、下地の銅が露出している状態」が作り出されます。この後、電解銅めっき工程へと進みます。